Szczegółowy opis działania pamięci SDRAM (SDR) dla projektów konstrukcyjnych

Wed Sep 13, 2006 10:44 am   

Witam,
Poszukuję _dobrego_ (szczegółowego) opisu działania SDRAM (SDR) do celów
konstrukcyjnych. Informacje zawarte w danych katalogowych jakoś nie
wystarczają do zrozumienia zasady działania tych pamięci.
Pozdrawiam,
K.

Wed Sep 13, 2006 10:54 am   

Użytkownik John Smith napisał:

Jeżeli szukasz literatury typu " SDRAM krok po kroku" lub " SDRAM nie
tylko dla orłów" to raczej nie znajdziesz.

Poszukaj jakiś przykładów na stronie producenta

Adam Górski

Wed Sep 13, 2006 12:02 pm   

to napsiz jaki masz problem?
czego nei rozumeisz w datasheet'cie?
pytales google? jest sporo opisow dzialania SDRAM dla laikow
ostatnio czytalem o roznicach pomiedy DDR i DDRII - bede przerabial moj
kontroler sdram na DDR-II
tu masz podsumowanie roznic- prosciej chyba sie nei da
http://www.xbitlabs.com/articles/memory/display/ddr2.html
podobne znajdziesz na temat SDR SDRAM
na stronach prducentow czasami umeiszczane sa podstawowe wiadomosci na temat
podzespolow - kiedys znaazlem na temat SDRAM takze

Wed Sep 13, 2006 12:27 pm   

Newsuser "John Smith" wrote:

Może na początek:
Betty Prince, "Nowoczesne pamięci półprzewodnikowe".

pzdr
mk

Wed Sep 13, 2006 12:46 pm   

Pamięc działa bardzo stabilnie, ale z dziwnym efektem. Po zapisie
pod adres N, wartość mogę odczytać pod adresem N+1. Wartość pod adresem
N jest nietknięta. Błędy w sofcie zostały wykluczone.
Dzwonienie na liniach ograniczone do nieznaczących wartości. Szumy na
masie i zasilaniu, również.





opisów dla laików i na tym poziomie się niestety zatrzymują.



Pytam, bo może ktoś przerabiał ten temat.
K.

Wed Sep 13, 2006 12:52 pm   

Sądząc po spisie trześci:
Wstęp
1. Przegląd szybkich pamięci statycznych
2. Zastosowania pamięci o dużej wydajności
3. Szybkie pamięci statyczne o dostępie swobodnym (SRAM)
4. Szybkie pamięci podręczne
5. Rozwój szybkich asynchronicznych pamięci dynamicznych
6. Nowa architektura szybkich pamięci dynamicznych
7. Pamięci dynamiczne zorientowane graficznie
8. Problemy dotyczące zasilania, interfejsu i testowania
9. Techniki montażu układów scalonych o dużej szybkości działania
Skorowidz

brak jest opisu synchronicznych pamięci dynamicznych SDRAM.
Jeżeli możesz to potwierdzić, to poproszę.
Działanie pamięci SRAM i DRAM jest mi znane.
K.

Wed Sep 13, 2006 1:11 pm   

John Smith wrote:


nie znajdziesz wytlumaczenia tego zjawiska w opisie
sdram, [przynajmniej wg. mnie] raczej w kontrolerze,
ewentualnie w timingu na pinach pamieci;
mozesz oscyloskopem sprawdzic jak sa wczasie polozone
sygnaly cas, we address w stosunku do clock ?

swoj test zrobiles dla jednego wpisu odczytu ?
moze na poczatek wypelnij kilkanascie lokacji wartosciami
adresu, tzn. pod adres 0 wpisz 0, pod adr. 1 dana 1 itd;
jaki masz bus adresowy - 8, 16, 32 bity ?
moze masz zly 'endian' ?

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Wed Sep 13, 2006 1:26 pm   

analizatora logicznego.






Na tę chwilę odczuwam jedynie braki w wiedzy o SDRAM.
Schemat logiczny jest starannie przeczesany i zgodny z spru266a.pdf .
Dzięki,
K.

Wed Sep 13, 2006 1:32 pm   

pamiec do zapisu uzywa pipeline, zapis trwa zazwyczaj 1 cykl, odczyt 2,3 lub
4 i byc moze kontroler pamieci wystawia adres w zlym momencie lub zla
(poprzednia) jego wartosc.
Sprawdzilbym czy dobrze ustawione sa Cas Latency i Ras Latency zarowno w
pamieci i kontrolerze
wyglada mi to na ten problem

Wed Sep 13, 2006 1:41 pm   

Greg wrote:


nie sadze, w takim przypadku odczytywalby cos
przypadkowego, a nie wartosc z sasiedniej lokacji;

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Wed Sep 13, 2006 1:57 pm   

John Smith wrote:


mimo wszystko sprobuj zrobic taki test, jesli
to nie problem, odczyt moze cos wyjasnic;


mialem na mysli bus danych oczywiscie;
jesli dsp <-> controller ma bus 32,
a controller <-> sdram jest 16 bitow, to trzeba
znalezc, jak kontroler uklada te bajty;
transfer jest burst, czy pojedyncze slowa ?
moze pamiec jest ustawiona w mode interleave,
a dsp oczekuje sekwencyjnie ?



micron mial zawsze bardzo dobre app. notes,
zajrzyj tam, nawet data sheet dowolnej pamieci
jast napisana burdziej 'user friendly' niz
u innych, tez sie nadaje jako zrodlo wiedzy;

ale moje doswiadczenie podpowiada mi, a akurat
od dluzszego czasu zajmije sie kontrolerami sdram
i ddr ram, ze problem jest w sterowniku, nie
w pamieci;
ew. w timingu, ale wtedy _raczej_ nie byloby takiej
regularnosci


nie mam pojecia, co to spru266 :(

JA




--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Wed Sep 13, 2006 2:22 pm   

sprawdzic nie zaszkodzi, i ew poeksperymentowac jak sie nie ejst pewien
ale po doswiadczeniach z pisaniem i uruchamianiem kontrolera sdram twierdze
ze po sdram mozna sie spodziewac takiego zachowania.

Wed Sep 13, 2006 2:34 pm   

John Smith wrote:


a tak calkiem na chlopski rozum, to moze masz zwarty
bit A0 do czegos, co steruje zawsze na '1'
[niekoniecznie do vcc];
wiem, ze to nie tlumaczy w pelni opisanego objawu,
ale moze Twoj opis tez nie jest 100% poprawny ... :)

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Wed Sep 13, 2006 2:42 pm   

Greg:



jasne, napisalem 'miekko', ze nie sadze;
ale moge sie mylic;


po napisanym wlasnorecznie kontrolerze, mozna sie
wszystkiego spodziewac, przynajmniej poki nie spedzi
sie miesiecy czy nawet lat na jego testowaniu;
ale mowimy [chyba ?] o sterowniku 'fabrycznym',
wielokrotnie przetestowanym juz przez producenta;
[oczywiscie takie tez moga miec bugi, ale nie tak glupie]

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Wed Sep 13, 2006 2:46 pm   

odczytuję takie same wartości jak spoza pamięci. Wartość zapisaną pod tę
komórkę mogę odczytać pod adresem 0x00000001.


to pojedynczy. Mogę zaadresować pojedyńczy bajt i zapisać.
Oczywiście z dziwną regułą adresową N+1. Prowadzi to oczywiscie
do zaadresowania pojedyńczego bajtu w słowie 32-bitowym.




pamięć ma szyną danych 32-bity. To MTYPE w rejestrze CECTL3.


pamięci (w tym SDRAM) do ich procesorów serii 6xxx.
Dzięki za rady,
K.