Jak interpretuje się maksymalną częstotliwość SCLK w interfejsie SPI dla wielu układów?

Wed Jun 21, 2017 5:50 am   

W dokumentacji układów scalonych z interfejsem SPI jest podana
maksymalna częstotliwość zegara SCLK. Jeśli układ jest wybrany
poprzez swój pin nSS, interpretacja tej wartości jest jasna.
Ale jak to się ma do sytuacji, gdy układ nie jest wybrany?
Moim zdaniem wtedy SCLK może być wielokrotnie wyższe od maksimum
danego układu, ale chciałbym się upewnić.

Przykład realny: PCF2127 (SCLK_MAX=6,5MHz) i Si4703 (SCLK_MAX=2,5MHz)
znajdują się na wspólnej szynie. Chciałbym z każdym z nich komunikować
się z maksymalną prędkością, na jaką dany układ pozwala poprzez
dynamiczną rekonfigurację SPI. Czy jeśli wybiorę PCF i zacznę nadawać
na 6,5MHz, to czy Si to zignoruje?

Pozdrawiam, Piotr

Wed Jun 21, 2017 7:40 am   

Gdzieś mi się obiło (definicja SPI?), że gdy EN dla danego
układu jest wysoki, to piny danych są w wysokiej impedancji.
To chyba jednoznacznie odpowiada na Twoje wątpliwości.

Pozdrowienia,
MKi

Wed Jun 21, 2017 8:37 am   

On Wed, 21 Jun 2017 07:50:20 +0200, Piotr Wyderski
<peter.pan@neverland.mil> wrote:

Nie rozumiem pytania, jeśli układ nie jest wybrany, to jego interfejs
spi jest martwy (stan wysokiej impedancji), to z jakich powodów ma go
interesować co się dzieje wtedy na magistrali?
Wielokrotnie używałem takiej dynamicznej zmiany sck gdy np. jeden z
układów na magistrali miał max sck 2MHz a drugi 20MHz..

--
Marek

Wed Jun 21, 2017 8:45 am   

W dniu 2017-06-21 o 07:50, Piotr Wyderski pisze:


jest te 6,5MHz dla PCF. Czy podłączony, nieaktywny Si nie wnosi
przypadkiem za dużych pojemności do SPI utrudniając komunikację.
Ale to jest tylko gdybanie, bo realnie nigdy nie rozwiązywałem takiego
problemu.

Według mnie (jeśli z danych katalogowych nie wynikało by że jest na
pewno OK) trzeba na jednym prototypie wypróbować pracę na f większej niż
te 6,5MHz o może 20% i wtedy uznać, że na wszystkich sztukach na 6,5M
zadziała bez problemu.
P.G.

Wed Jun 21, 2017 2:00 pm   

On Wed, 21 Jun 2017 10:45:32 +0200, Piotr
Gałka<piotr.galka@cutthismicromade.pl> wrote:

A stan "wysokiej impedancji" to jaka jest pojemność? :)

--
Marek

Wed Jun 21, 2017 2:03 pm   

W dniu 2017-06-21 o 16:00, Marek pisze:

P.G.

Wed Jun 21, 2017 4:33 pm   

MKi <emkai@to-nalezy-wywalic.op.pl> napisał(a):

Ale pytanie nie było o piny danych, tylko pin zegara. On i tak ma stan
wysokiej impedancji bo jest wejściem.

--
Grzegorz Niemirowski
http://www.grzegorz.net/

Wed Jun 21, 2017 5:27 pm   

On Wed, 21 Jun 2017 16:03:41 +0200, Piotr
Gałka<piotr.galka@cutthismicromade.pl> wrote:

A znasz praktyczne obwody elektryczne z niezerową pojemnością? :)

--
Marek

Wed Jun 21, 2017 6:04 pm   

W dniu 2017-06-21 o 19:27, Marek pisze:

Wszystkie mają niezerową pojemność.
P.G.

Wed Jun 21, 2017 9:15 pm   

On Wed, 21 Jun 2017 20:04:12 +0200, Piotr
Gałka<piotr.galka@cutthismicromade.pl> wrote:

No właśnie i czy z tym jest jakiś problem? Skoro sck przełącza się w
stan HZ, mając jednak jakąś (jak sam stwierdziłeś) tam niezerewą
pojemność stwarza to jakiś realny problem w tym konkretnym
zastosowaniu jakie masz na mysli?

--
Marek

Thu Jun 22, 2017 7:04 am   

Marek wrote:


Choćby z takiej, że pojemności w strukturze możesz mieć
na tyle duże, że sygnał zegarowy tą drogą przelezie sobie
przez bramkę i wpłynie na inne sygnały w układzie. Ponadto
stan wysokiej impedancji nie oznacza, że sygnał *wejściowy*,
jakim jest zegar, jest odcinany tuż przy pinie, lecz może
być wstępnie buforowany, a odcinany dopiero za buforem.
I gotujesz sobie dwumegachercowy bufor sygnałem 20MHz...


Chcę zrobić to samo, ale chwila zastanowienia nad *analogową*
stroną tego problemu wzbudza we mnie stany lękowe, stąd pytanie.

Pozdrawiam, Piotr

Thu Jun 22, 2017 7:11 am   

Marek wrote:


Jaka wyszła w fabryce. Zamiast 20MHz podstaw sobie
w myślach gigaherc i problem powinien stawać się
dla Ciebie oczywisty. No więc sprawa sprowadza się
nie do tego, czy sygnał zacznie przechodzić przez
obwody wejściowe układu scalonego, tylko przy jakiej
częstotliwości. Jak ktoś kiedyś bardzo mądrze zauważył:

"Digital circuits are made from analog parts."

Twój stan wysokiej impedancji to jest pewna abstrakcja,
która dobrze sprawdza się tylko w ograniczonym technologią
zakresie. Przy pewnej częstotliwości i przez pikofarad
mogą płynąć grube ampery, a na kilku milimetrach drutu
powstawać wolty.

Pozdrawiam, Piotr

Thu Jun 22, 2017 7:25 am   

W dniu 2017-06-21 o 23:15, Marek pisze:

Napisałem, że nigdy takiego problemu nie rozważałem i że jedyne nad czym
można by się ewentualnie zastanowić to kwestia czy scalak wolniejszy nie
wprowadza do linii pojemności, której ktoś specyfikujący maksymalną
prędkość tego szybszego nie przewidział.
P.G.

Thu Jun 22, 2017 7:30 am   

W dniu 2017-06-22 o 09:11, Piotr Wyderski pisze:

napięcia rzędu 200V.
P.G.

Thu Jun 22, 2017 9:58 am   

On Thu, 22 Jun 2017 09:11:39 +0200, Piotr Wyderski
<peter.pan@neverland.mil> wrote:

A czy autor pytania rozważa GHz? Wątpię. Z kontekstu wynika, że
rozważany teorettczny problem nie przekracza zastosowań pow. 20MHz i
tego się trzymajmy.

--
Marek