Piotr Wyderski
Guest
Fri Jun 23, 2017 12:07 pm
Marek wrote:
Quote:
A czy autor pytania rozważa GHz? Wątpię. Z kontekstu wynika, że
rozważany teorettczny problem nie przekracza zastosowań pow. 20MHz i
tego się trzymajmy.
Dla odmiany pobronię możliwości przełączania: dokumentacja Si4703 mówi,
że SPI clock ma nie przekraczać 2,5MHz, ale w definicjach czasów trwania
impulsów podają, że stan niski i wysoki maja mieć co najmniej 25ns.
(25+25)=50ns, co oznacza, że ich stopień wejściowy musi sobie poradzić
z co najmniej 20MHz. Ciekawe, skąd więc wynika ten ich pesymizm co do
SCLK. Nie szyna jest problemem, tylko to, co nią w środku karmią?
Pozdrawiam, Piotr
Marek
Guest
Fri Jun 23, 2017 3:16 pm
On Fri, 23 Jun 2017 14:07:20 +0200, Piotr Wyderski
<peter.pan@neverland.mil> wrote:
Quote:
Nie szyna jest problemem, tylko to, co nią w środku karmią?
Najpewniej. W jednej sesji połączenia najczęściej występuje
komunikacja dwukierinkowa, pytanie - odpowiedz Jeśli np. sesja jest
16 bitowa, w pierwszych 8 bitach sck jest np. kod rejestru a już w
8 następnych samplowana jest odpowiedź. Układ musi mieć czas by w tej
samej sesji "wystawić" odpowiedź.
--
Marek
Pcimol
Guest
Sat Jun 24, 2017 8:03 pm
On 2017-06-21 19:27, Marek wrote:
Quote:
On Wed, 21 Jun 2017 16:03:41 +0200, Piotr
Gałka<piotr.galka@cutthismicromade.pl> wrote:
Na pewno nie zerowa.
A znasz praktyczne obwody elektryczne z niezerową pojemnością? :)
Rezonansowe bywają z ujemną.