Karty CF: Czy ograniczenie cykli odczytu do 100k wpływa na trwałość danych?

Mon Mar 22, 2010 10:09 pm   

Piotr "Curious" Slawinski pisze:

Jutro wypytam kolegę z działu "hardware" - na razie znalazłem krótki
opis zjawiska:
http://www.freshpatents.com/-dt20090205ptan20090034328.php?type=description

cytat:
During the read-out operation, the read voltage Vread is applied to
control gates of the deselected cell transistors and the ground voltage
is applied to a substrate (e.g., a bulk) of the deselected cell
transistors. The drains of the deselected cell transistors are supplied
with a predetermined voltage. The application of the read voltage Vread
and the ground voltage causes a bias condition during the read-out
operation.

As illustrated in FIG. 3, the bias condition can cause electrons to be
injected into a floating gate of the deselected cell transistor from the
substrate during the read-out operation. The electrons can result in an
unintentional programming (or soft programming) of a deselected cell
transistor in on-state (or erased state), which is referred to as a
read disturbance.

A read disturbance may cause threshold voltages of the on-state (or
erased state) memory cells to gradually increase. As noted by the shaded
area shown in FIG. 4, threshold voltages of the on-state memory cells
increase in proportion to number of read-out operations that are
performed. The voltage increases may cause some of the on-state memory
cells to be erroneously detected as off-cells, resulting in read fails.

As the number of read-out operations performed increases, the
probability of a read fail increases as shown in FIG. 5. If the number
of bit errors exceeds a permissible range, a block corresponding thereto
is treated as a bad block. The bad block containing the erroneous data
is replaced by a reserved memory block, which is stored in the flash
memory device. Here, the bad block is caused by a read disturbance, and
not worn out by repetition of the programming or reading operation.
Therefore, the bad block may be reused through erasure and replacement.

Tekst pochodzi o opisu patentu na przeciwdziałanie zjawisku - więc
możliwe że większość kart na rynku nie robi już takich numerów

Fri Mar 26, 2010 4:39 pm   

grg12 wrote:




hum, ciekawostka. nie do konca rozumiem jak napiecie odczytu moze spowodowac
'wstrzykniecie' elektronow do bramek nie-wybranego banku,
zwlaszcza ze w w/w linku brakuje rysunkow ...

bylbym wdzieczny za bardziej szczegolowe informacje, zwlaszcza jakie karty
sa na to narazone - no i czy problem wystepuje tez w mikrokontrolerach (i
jakich?)


--

Fri Mar 26, 2010 7:54 pm   

Piotr "Curious" Slawinski pisze:

Sorry - zapomniałem. Posypały sie karty produkcji numonyx i ST -
wielkość 4GB, MLC. Niestety nie udało mi się znaleźć oficjalnych danych
na temat rozmiaru problemu - w wszystkich dataschetach stoi
"nieograniczona liczba cykli odczytu". Dokładnych pomiarów nie robiliśmy
- ale karta potraktowana programem czytającym w kółko jeden sektor po
kilku dniach wykazywała błędy (uszkodzony był sektor którego nie
odczytywano więc program nie wiedział kiedy skończyć). Szacunkowo -
kilka/kilkanaście milionów cykli.
Producent twierdzi że nowe serie kart będą miały inny kontroler który
zabezpiecza przed tym rodzajem błędów.
Pozdrawiam
GRG

Fri Mar 26, 2010 8:50 pm   

grg12 wrote:


dziekuje za informacje. ciekawe czy mikrokontrolery tez na to choruja,
ja poki co sprobuje potestowac zwykle CF ktore mam...

--

Fri Mar 26, 2010 9:07 pm   

On pią, 26 mar 2010 19:54:07 in article news:<5dfff$4bad02cb$506cdd75$18233@news.chello.at>
grg12 wrote:


NAND Read Disturb: Shoo Fly, Don't Bother Me
http://www.edn.com/blog/980000298/post/1670047767.html?nid=3403
:(

after 100,000 or so reads of a sector, the stored data is actually very
likely to experience corruption. Subsequent reads of the sector will return
the same corrupted data, but the flash sector can be erased and reprogrammed
(with the same data or otherwise) for another 100,000 or so reads. Towards
the end of the useable life of the flash, a written sector may only be good
for 1000 (or less) reads before it looses value.

Fri Mar 26, 2010 9:41 pm   

http://www.numonyx.com/en-US/ResourceCenter/SoftwareArticles/Pages/ReduceNANDdefects.aspx
Refresh block on 1-bit error corrects errors due to Read Disturb

The Block Refresh on 1-bit errors feature takes into account
the fact that many transient errors occur due to Read Disturb
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
(due to NAND architecture, all cells in the same word line are
affected when reading a particular cell) or, in some cases,
voltage degradation over time.

The concept is that if a block reaches a point where transient
errors begin to occur, erasing the block (setting all bits to
"1") and rewriting it may solve the problem. Specifically,
Block Refresh rewrites the block data in a different block that
is not experiencing errors, and then erases (reclaim) the
erroneous block for usage in a later operation.

Fri Mar 26, 2010 9:54 pm   

On pią, 26 mar 2010 20:50:03 in article news:<hoj3rp$1eg$1@nemesis.news.neostrada.pl>
"Piotr \"Curious\" Slawinski" wrote:

Zgodnie z tym co cytowałem, to algorytmy wear leveling obejmują też
problem read disturb. Możesz mieć więc problem z interpretacją wyników.

Sat Mar 27, 2010 7:38 pm   

Mirek wrote:


wear levelling umie poprawic tylko blad 1 bit, a odczytywanie komorki
pamieci bedzie powodowac bledy w sasiedniej - nie odczytywanej. gdyby
odczytywac je wszystkie za kazdym razem - problemu by nie bylo...

no ale to teoria, byc moze nowsze kontrolery po prostu czytaja caly blok
za kazdym razem ...


--