Goto page Previous 1, 2
Artur M. Piwko
Guest
Thu Jul 23, 2009 7:47 am
In the darkest hour on Wed, 22 Jul 2009 17:35:08 -0500,
Pszemol <Pszemol@PolBox.com> screamed:
Quote:
Acha, i weź pod uwagę że Altera oferuje w software Quartusa całkiem
niezły edytor schematów, więc praktycznie w ogóle nie musisz pisać
niczego w VHDL czy Verilogu - po prostu rysujesz sobie brameczki
flip-flopy i jeśli tylko rozumiesz co się dzieje z tymi obrazkami potem
to możesz jechać na tym do końca nie pisząc ani jednej linii VHDLa.
Ekhm... to zrob se state-machine na bramkach tak, zeby to jeszcze
zrozumiec. Pewnych rzeczy nie warto rysowac jako schemat.
Piękne jest właśnie to, że jak chcesz VHDL to piszesz moduł w VHDL,
potem inny piszesz w Verilogu, bo akurat kolega takie zna język lepiej
albo masz gotowca z netu, a jeszcze inny moduł rysujesz bramkami
bo do Ciebie to lepiej przemawia,
Ale w tym ostatnim przypadku trzeba pamiętać o tym, że jest to
rozwiązanie nieprzenośne. Zmienisz producenta FPGA i rysować musisz
od zera.
--
[ Artur M. Piwko : Pipen : AMP29-RIPE : RLU:100918 : From == Trap! : SIG:229B ]
[ 08:46:13 user up 12142 days, 20:41, 1 user, load average: 0.24, 0.10, 0.31 ]
USER ERROR: replace user and press any key to continue.
Artur M. Piwko
Guest
Thu Jul 23, 2009 7:49 am
In the darkest hour on Fri, 17 Jul 2009 00:57:12 +0200,
glatocha <glatocha.bla.bla.bla@gmail.com> screamed:
Quote:
No do VHDLa się jakoś przekonałem natomiast co do Altery i Xilinxa, to
na razie mam to CPLD Xilinxa więc z softem tak, czy tak muszę powalczyć.
A do spartana, po prostu przekonuje mnie bardziej rozbudowana płytka niż
do cyclonów. Oczywiście mówię o tych najtańszych za 200$.
Ale FPGA to sprawa przyszłości na razie VHDLa muszę opanować.
A ja poleciłbym Xilinxa i Verilog. Verilog w porównaniu z VHDL-em to
syntactic sugar. Jest mniej nadmiarowy jeśli o składnię chodzi i bardziej
przypomina C (co dla mnie jest zaletą).
--
[ Artur M. Piwko : Pipen : AMP29-RIPE : RLU:100918 : From == Trap! : SIG:240B ]
[ 08:47:47 user up 12142 days, 20:42, 1 user, load average: 0.24, 0.10, 0.31 ]
There can never be a computer language in which you cannot write a bad program.
Pszemol
Guest
Thu Jul 23, 2009 8:17 am
"Artur M. Piwko" <milusi.pysiaczek@buziaczek.pl> wrote in message
news:slrnh6g1rc.qq0.milusi.pysiaczek@buziaczek.pl...
Quote:
In the darkest hour on Wed, 22 Jul 2009 17:35:08 -0500,
Pszemol <Pszemol@PolBox.com> screamed:
Acha, i weź pod uwagę że Altera oferuje w software Quartusa całkiem
niezły edytor schematów, więc praktycznie w ogóle nie musisz pisać
niczego w VHDL czy Verilogu - po prostu rysujesz sobie brameczki
flip-flopy i jeśli tylko rozumiesz co się dzieje z tymi obrazkami potem
to możesz jechać na tym do końca nie pisząc ani jednej linii VHDLa.
Ekhm... to zrob se state-machine na bramkach tak, zeby to jeszcze
zrozumiec. Pewnych rzeczy nie warto rysowac jako schemat.
Piękne jest właśnie to, że jak chcesz VHDL to piszesz moduł w VHDL,
potem inny piszesz w Verilogu, bo akurat kolega takie zna język lepiej
albo masz gotowca z netu, a jeszcze inny moduł rysujesz bramkami
bo do Ciebie to lepiej przemawia,
Ale w tym ostatnim przypadku trzeba pamiętać o tym, że jest to
rozwiązanie nieprzenośne. Zmienisz producenta FPGA i rysować
musisz od zera.
Szczerze mówiąc nie wierzę, aby ten VHDL czy Verilog przenosił
się w 100%...
Pszemol
Guest
Thu Jul 23, 2009 8:47 pm
"Artur M. Piwko" <milusi.pysiaczek@buziaczek.pl> wrote in message
news:slrnh6hb9m.587.milusi.pysiaczek@buziaczek.pl...
Quote:
In the darkest hour on Thu, 23 Jul 2009 02:17:07 -0500,
Pszemol <Pszemol@PolBox.com> screamed:
Piękne jest właśnie to, że jak chcesz VHDL to piszesz moduł w VHDL,
potem inny piszesz w Verilogu, bo akurat kolega takie zna język lepiej
albo masz gotowca z netu, a jeszcze inny moduł rysujesz bramkami
bo do Ciebie to lepiej przemawia,
Ale w tym ostatnim przypadku trzeba pamiętać o tym, że jest to
rozwiązanie nieprzenośne. Zmienisz producenta FPGA i rysować
musisz od zera.
Szczerze mówiąc nie wierzę, aby ten VHDL czy Verilog przenosił
się w 100%...
Pokonfigurować nogi jednak trzeba... :> Ale to już innego praca
lekka, łatwa i przyjemna. I jednorazowa.
Przecież są różnice pomiędzy scalakami dotyczące tego czy
np. ff mają preset czy mają tylko reset, są różnice zachowania
tych przerzutników przy globalnych resetach...
Nie bardzo wierzę że każdy kod VHDL przeniesiesz na każdego
fpga... w 100%.
nuclear2001
Guest
Sun Jul 26, 2009 5:42 pm
Użytkownik "Pszemol" <Pszemol@PolBox.com> napisał w wiadomości
news:h46nh2.4u0.0@poczta.onet.pl...
Quote:
"voices" <voices@zrgnyyvpenva.pbz> wrote in message
news:h477b6$h3e$1@portraits.wsisiz.edu.pl...
Sądzę, że altera zakorzeniła się mocno w świadomości wielu
Polaków z powodu promowania jej na uczelniach.
A to ciekawe spostrzeżenie bo na EAiE AGH w Krakowie króluje Xilinx.
no i zaczyna się od VHDL

z tym ze pracuje się na Active-HDL
Goto page Previous 1, 2