Jak wygenerować kontroler pamięci SDRAM MT48LC4M16A2 dla Spartan XC3S200 w ISE 13.4?

Fri Oct 16, 2015 7:52 am   

Hey,

Posiadam układ Spartan XC3S200 (144pin) i chciałbym wygenerować kontroler pamięci SDRAM MT48LC4M16A2 - 1 Meg x 16 x 4 Banks.
Problem w tym że nie posiadam odpowiedniej licencji aby skorzystać z generatora IP Core. Korzystam z ISE wersja 13.4.
Gdyby ktoś był w stanie mając odpowiednia licencję, czas oraz chęci, wygenerować dla mnie taki kontroler byłbym wdzięczny.
Potrzebuję tego do celów edukacyjnych, kontakt: grupyWYWALTOnews@gmail.com

Pozdrawiam.

Fri Oct 16, 2015 7:52 am   

On Thu, 15 Oct 2015 22:52:49 -0700 (PDT), Janko <grupynews@gmail.com>
wrote:


Po co to wywal jak w nagłówku czyste From... :-)

--
Marek

Fri Oct 16, 2015 11:35 am   

W dniu 16.10.2015 o 07:52, Janko pisze:

Czy to nie przypadkiem moduł MMfpga12 z Propoxu ?

--
Pozdrawiam
Grzegorz

Fri Oct 16, 2015 2:28 pm   

Tak, chodzi o ten moduł.
Dodam że przykład, który można pobrać ze strony producenta nie działa.
Kompiluje się z uwagami, po wgraniu otrzymuję błąd.
Wgrany plik konfiguracyjny od Propoxu jest OK, na nim moduł pracuje poprawnie.

Jestem obecnie na etapie zrobionego modułu UART i prostego automatu pobierającego dane do zapisania w tej pamięci.

Kod sterownika to trochę zagmatwana sprawa dla mnie na tym etapie.
Potrzebował bym czegoś co działa i można tego używać.

Pozdrawiam.

Fri Oct 16, 2015 8:45 pm   

W dniu 2015-10-16 o 13:35, Grzegorz Kurczyk pisze:


Możecie mi koledzy powiedzieć z jaką max. częstotliwością mogą pracować
w tym układzie moduły mnożące?

Sat Oct 17, 2015 5:00 pm   

W dniu piątek, 16 października 2015 22:44:29 UTC+2 użytkownik Andrzej napisał:

Aż z ciekawości popatrzyłem na dataszita. Faktycznie, nic o tym nie piszą. IP generator też nic w tym temacie nie podaje. Zapytaj na forum dyskusyjnym X. Na pewno odpowiedzą.

Sat Oct 17, 2015 5:05 pm   

W dniu piątek, 16 października 2015 07:52:53 UTC+2 użytkownik Janko napisał:

Dziwne!! Sprawdziłem u siebie (ISE v14.7) i też jajco!! Na uboższym układzie S3 MIG działa, na średnim nie działa, na wypasionym działa. Ot, taka polityka biznesowa firmy...

Sat Oct 17, 2015 6:37 pm   

W dniu 17.10.2015 o 17:00, stchebel@gmail.com pisze:

W Saprtanie 3 na 50MHz z pewnością działa, bo wykorzystuję w swoim CPU.
Ale z tego co sobie przypominam, to poganiałem też na 100MHz.

Sprawdzę przy okazji ile da się wycisnąć.

--
Pozdrawiam
Grzegorz

Sat Oct 17, 2015 7:23 pm   

W dniu 2015-10-17 o 17:00, stchebel@gmail.com pisze:

obróbki sygnałów. Chciałem przyjrzeć się innej metodzie, gdzie
przetwornik A/D jest przy antenie. Sam mieszacz cyfrowy to banał, bo
miesza się z 1-bitowym sygnałem heterodyny, więc slice robi to w jednym
cyklu, ważne jest co dalej tzn. filtry cyfrowe. A to już mnożenie na
każde ogniwo filtru, więc ciekawe ile takich ogniw da się zrobić. Stąd
moje pytanie o szybkość. Chyba, że najpierw decymacja, ale wtedy nie
potrzeba FPGA, bo zwykły mikrokontroler sobie z tym poradzi.
pozdrawiam.

Sat Oct 17, 2015 10:22 pm   

W dniu sobota, 17 października 2015 21:22:52 UTC+2 użytkownik Andrzej napisał:

Ja aktualnie robię na S6, konkretnie xc6slx45. Bardzo podobne zagadnienie.. Demodulacja IQ,2xmikser, 2xfiltr (rząd 40!!), pierwiastek i takie tam....
U mnie śmiga na 80MHz i jest OK. A tak na marginesie, każdemu radzę przesiadkę z S3 na S6. Warto - ceny OK !! O Virtex'ach nie wspominam, bo nie zawsze jest to opłacalne - cholernie drogie.


No coś Ty... Przed filtracją nie ma to kompletnie sensu

Sat Oct 17, 2015 10:24 pm   

W dniu 17.10.2015 o 22:22, stchebel@gmail.com pisze:

Mógłby Kolega polecić jakiś moduł prototypowy na S6 z kostką DDR/DDR2 na
pokładzie, taki coby ceną nie zabił ;-)


--
Pozdrawiam
Grzegorz

Sun Oct 18, 2015 12:58 am   

To nie ma prawa działać!! 1-bitowy sygnał z hetery?! To w zasadzie brak sygnału, bądź szumy na poziomie Vo/(2^n). Vo - napięcie referencyjne ADC, n - "bitowość" przetwornika. To nie ma sensu!! Można jednak na odwrót : Heterę przetworzoną przez ADC na sygnał n-bitowy możesz w kolejnych cyklach zegara negować. W sensie nie logicznym (true/false), lecz arytmetycznym (+/-). Dlaczego tak?! Polecem:

http://www.amazon.com/Understanding-Digital-Signal-Processing-Edition/dp/0137027419

Jest też Polskie tłumaczenie, ale nie chce mi się szukać..

Sun Oct 18, 2015 2:10 am   

W dniu niedziela, 18 października 2015 00:24:07 UTC+2 użytkownik Grzegorz Kurczyk napisał:


Niestety, zbyt mało danych:)) Na S6 można realizować w 3 doopy różnych mecyjów.. Embeded proc./DSP + oczywistaoczywistość kupę logiki i takie tam.. Napisz jakie zagadnienia Cię interesują, może coś doradzę..

Ważne!! W kontekście problemu wątkodawcy!! Sprawdzić na ISE, czy IP generator obsługuje w obrębie danej kostki FPGA, kontrolery innych badziewi.

Nie jestem zwolennikiem modułów prototypowych. Czytać uważnie dokumentację, robić swój docelowy projekt (czasami nawet 8-warstwowe PCB wymaga poprawy), ale i tak jest to szybsza droga do zrozumienia i do finalnego produktu. I na BANK wychodzi to w czasowo/biznesowym rozrachunku lepiej!!

A jak już koniecznie chcesz moduł prototypowy, to radzę korzystać TYLKO z ofert X. W 3 doopy jest ofert z jakiś tam garażowych firemek na FPGA/JTAG/Pamięć konf./Jakieś tam LED'y/Jakieś tam guziki. Tanie, bo tanie, ale... Nie róbmy se jaj !!

Sun Oct 18, 2015 5:33 am   

On 2015-10-18 00:58, stchebel@gmail.com wrote:
[...]

Z tym, że jest to wydanie drugie, trzeciego na polskim rynku chyba
jeszcze nie ma.

Sun Oct 18, 2015 7:44 am   

W dniu 2015-10-18 o 00:58, stchebel@gmail.com pisze:

dołączony jest właśnie prostokątny sygnał heterodyny (a więc 1 bitowy) i
działa. Stąd domniemywam, że w mieszaczu cyfrowym też tak można.