RTV forum PL | NewsGroups PL

dokladny generator start-stop 100..200MHz

NOWY TEMAT

elektroda NewsGroups Forum Index - Elektronika Polska - dokladny generator start-stop 100..200MHz

Goto page Previous  1, 2

Jacek Maciejewski
Guest

Sat Jun 24, 2006 4:49 pm   



Oto co Greg(G.Kasprowicz) napisał:
Quote:
Jesli skończonej, to kluczuj generator o większej
częstotliwości, na tyle dużej żeby trwanie jednego okresu było
mniejsze od wartości bezwzględnej dopuszczalnego błedu.

musialbym kluczowac minimum 1...2GHz, jest to wykonalne (mam dostep do
logiki chodzaca do 8GHz), ale wole cos prostszego..

No to jesteś skazany na generatory nierezonansowe. I kwarcowy i LC
mają całkiem spory czas stabilizacji amplitudy drgań po włączeniu,
najmarniej kilka - kilkanaście okresów.
--
Jacek

Greg(G.Kasprowicz)
Guest

Sat Jun 24, 2006 5:11 pm   



Quote:
mysle ze zwyklym ukladem RC uzyskam potrzebna dokladnosc..

Ale to jakieś takie... analogowe... ;-)

juz wymyslilem..R,C, podwojny komparator, DFF, 4xtranziaki ...powinien

dzialac..
pomysle jeszze z tymi liniami opozniajacymi...takowa ma mozliwosc latwej
kalibracji, co mzoe byc zaleta.
do analogowca musialbym dodac DAC sterujacy Vref..

J.F.
Guest

Sat Jun 24, 2006 5:39 pm   



On Sat, 24 Jun 2006 19:11:38 +0200, Greg(G.Kasprowicz) wrote:
Quote:
mysle ze zwyklym ukladem RC uzyskam potrzebna dokladnosc..
Ale to jakieś takie... analogowe... ;-)

juz wymyslilem..R,C, podwojny komparator, DFF, 4xtranziaki ...powinien
dzialac..

Nie wiem czy tak latwo uzyskasz precyzje rzedu 1ns.

J.

JA
Guest

Sat Jun 24, 2006 6:37 pm   



Piotr Wyderski wrote:

Quote:
Uzupełnienie: nie trzeba łańcucha, wystarczy jeden
automat generujący (00->01->11->10)* wyzwalany impulsem
z wejścia i zatrzymywany wyjściem licznika.
Przejścia stanów "napędzają" asynchroniczny licznik
zliczający w dół od wartości zadanej.

doslownie asynchroniczny licznik ?
wtedy liczenie bedzie zalezne od liczby,
no i czas dekodowania tez zalezny od liczby;
gdyby nie wymagana dokladnosc, to tez cos podobnego
bym sugerowal, ale 1ns wydaje mi sie ponizej mozliwosci
fpga;
w zasadzie nie mam pojecia o stabilnosci linii opozniajacych,
ale zakladam, ze skoro maja step 0.5ns, to i stabilnosc
powinny miec nieco lepsza, w tym stabilnosc temperaturowa;

Quote:
tylko ze to opoznienie moze sie roznic od kompilacji
do kompilacji

Floorplan editor -> manual placement. Smile

i jeszcze, po znalezieniu optymalnego rozmieszczenia,
back-annotate;

Quote:
Piotr Wyderski

JA

JA
Guest

Sat Jun 24, 2006 6:38 pm   



Greg(G.Kasprowicz) wrote:

Quote:
szkoda ze do max 137ns...

maruda ...

daj dwie linie, jedna z krokiem 5ns, druga z 0.25;

JA

JA
Guest

Sat Jun 24, 2006 10:25 pm   



Greg(G.Kasprowicz) wrote:

Quote:
szkoda ze do max 137ns...

zobacz:
http://www.datadelay.com/
na 'pulse generators';

JA

Greg(G.Kasprowicz)
Guest

Sun Jun 25, 2006 12:54 am   



Quote:
w zasadzie nie mam pojecia o stabilnosci linii opozniajacych,
ale zakladam, ze skoro maja step 0.5ns, to i stabilnosc
powinny miec nieco lepsza, w tym stabilnosc temperaturowa;

kiedys robilem uklad na liniach ECL serii xx196 bodajze

zestroilem clay uklad na stole..wlozylem do szafy VME..pochodzil troche, i
linie poplynely nawet po 2..3ns, byly poustawiane chyba tak po 10..20 ns, w
niektorych kanalach zakresy regulacji sie skonczyly ...
poszukam w specyfikacji jak z tymi dallasa jest..

Greg(G.Kasprowicz)
Guest

Sun Jun 25, 2006 12:55 am   



Quote:
mysle ze zwyklym ukladem RC uzyskam potrzebna dokladnosc..
Ale to jakieś takie... analogowe... ;-)

juz wymyslilem..R,C, podwojny komparator, DFF, 4xtranziaki ...powinien
dzialac..

Nie wiem czy tak latwo uzyskasz precyzje rzedu 1ns.

obok bedzie procek pedzony kwarcem..

co jakis czas moge sobie zmierzyc podzielona czestotliwosc generatora i tak
dobrac Vref generatora, zeby f byla jaka potrzebna

J.F.
Guest

Mon Jun 26, 2006 12:44 pm   



On Sun, 25 Jun 2006 02:55:23 +0200, Greg(G.Kasprowicz) wrote:
Quote:
mysle ze zwyklym ukladem RC uzyskam potrzebna dokladnosc..
Ale to jakieś takie... analogowe... ;-)

juz wymyslilem..R,C, podwojny komparator, DFF, 4xtranziaki ...powinien
dzialac..

Nie wiem czy tak latwo uzyskasz precyzje rzedu 1ns.

obok bedzie procek pedzony kwarcem..
co jakis czas moge sobie zmierzyc podzielona czestotliwosc generatora i tak
dobrac Vref generatora, zeby f byla jaka potrzebna

Mi bardziej chodzi o te komparatory z czasem reakcji 1ns.
I o rezystory odpowiednio bezindukcyjne itp.

J.

Greg(G.Kasprowicz)
Guest

Thu Jun 29, 2006 9:54 pm   



Quote:
mysle ze zwyklym ukladem RC uzyskam potrzebna dokladnosc..
Ale to jakieś takie... analogowe... ;-)

juz wymyslilem..R,C, podwojny komparator, DFF, 4xtranziaki ...powinien
dzialac..

Nie wiem czy tak latwo uzyskasz precyzje rzedu 1ns.

obok bedzie procek pedzony kwarcem..
co jakis czas moge sobie zmierzyc podzielona czestotliwosc generatora i
tak
dobrac Vref generatora, zeby f byla jaka potrzebna

Mi bardziej chodzi o te komparatory z czasem reakcji 1ns.
I o rezystory odpowiednio bezindukcyjne itp.


okazuje sie ze rozwiazanie problemu jest bajecznie proste...
dam bramke NAND PECL, na jedno wejscie bede podawla sygnal enable, na 2
wejscie - opozniony za pomoca kawalka koncentryka sygnal z wyjscia. Kabel
ktory ma opoznienie 2.5ns to raptem 20..30 cm dlugosci. Da to okres 5ns,
wartosc nei ejst krytyczna, wazne zeby byl stabilny.
popytalem znajomych, maja tutaj kable w oplocie z rurki miedzianej ze
stabilnym dieletrykiem, specjalnie na linie opozniajace. Maja tez specjalne
szpulki..
dodatkowo dam varicapa, na wejsciu ktorym bede mogl automatycznie
kalibraowac uklad.
dzieki wszystkim za podpowiedzi

JA
Guest

Fri Jun 30, 2006 8:00 pm   



Greg(G.Kasprowicz) wrote:


Quote:
okazuje sie ze rozwiazanie problemu jest bajecznie proste...
dam bramke NAND PECL, na jedno wejscie bede podawla sygnal enable, na 2
wejscie - opozniony za pomoca kawalka koncentryka sygnal z wyjscia. Kabel
ktory ma opoznienie 2.5ns to raptem 20..30 cm dlugosci. Da to okres 5ns,
wartosc nie jest krytyczna, wazne zeby byl stabilny.

ale w pytaniu byla mowa o rozdzielczosci 1ns;
czy ja czegos nie zrozumialem ?

JA

Greg(G.Kasprowicz)
Guest

Fri Jun 30, 2006 9:16 pm   



Quote:
okazuje sie ze rozwiazanie problemu jest bajecznie proste...
dam bramke NAND PECL, na jedno wejscie bede podawla sygnal enable, na 2
wejscie - opozniony za pomoca kawalka koncentryka sygnal z wyjscia. Kabel
ktory ma opoznienie 2.5ns to raptem 20..30 cm dlugosci. Da to okres 5ns,
wartosc nie jest krytyczna, wazne zeby byl stabilny.

ale w pytaniu byla mowa o rozdzielczosci 1ns;
czy ja czegos nie zrozumialem ?

nie. dokladnosc 1ns
rozdzielczosc 5ns

Goto page Previous  1, 2

elektroda NewsGroups Forum Index - Elektronika Polska - dokladny generator start-stop 100..200MHz

NOWY TEMAT

Regulamin - Zasady uzytkowania Polityka prywatnosci Kontakt RTV map News map