RTV forum PL | NewsGroups PL

DIY JTAG z CPLD Xilinx: Jak uprościć schemat i zminimalizować komponenty?

Upraszczanie programatora JTAG DLC-5

NOWY TEMAT

elektroda NewsGroups Forum Index - Elektronika Polska - DIY JTAG z CPLD Xilinx: Jak uprościć schemat i zminimalizować komponenty?

Konop
Guest

Sun Mar 02, 2008 11:40 pm   



Hej!!

Ponieważ chcę zrobić układ z CPLD Xilinxa podpinany pod port LPT,
chciałbym dać mu możliwość "samoprogramowania" się Smile... Po prostu,
odpowiednie piny portu LPT byłby podpięte wprost do nóżek TMS, TCK, TDI
i TDO układu CPLD, odpowiednią zworką by się to włączało - no ale
mniejsza o szczegóły... patrząc na schemat JTAGa DLC-5
http://toolbox.xilinx.com/docsan/xilinx4/data/docs/pac/appendixb.html
w oczy rzuca się pin 6 portu LPT... po co jest ten bufor tam?? Według
mnie, działa to tak, że jak na pinie 6 pojawi się 0, to na pinie 13 też,
prawda?? Nie wie ktoś, czy ISE Web PACK to sprawdza celem przetestowania
JTAGa??... bo np. tu mamy programator bez żadnych "bajerów"
http://ar7.wikispaces.com/JTAG#tocJTAG4
i ponoć też bazuje na DLC-5... nie wiem, czy ktoś próbował tego typu
układ "popełnić" i jak działał, czy ISE Web PACK z nim współpracował??
Idea ma być taka, że mój układ NIE potrzebuje programatora... jak mam
wlutować bufor - to wolę go wrzucić na oddzielną płytkę i mieć osobny
programator Smile... ale myślę, czy ten obwód można pominąć, albo zastąpić
go czymś na jednym tranzystorze, diodzie i rezystorze Wink...

A swoją drogą - po co są te kondensatory dla sygnałów TDI, TMS i CCLK??
Ja rozumiem, że na wejściu odkłócają przebieg, ale na wyjściu?? Chyba
nic nie dadzą!! Smile... Albo powinny być przed buforem, lub chociaż
kolejność RC powinna być odwrotna...

Pozdrawiam
Konop

::
Guest

Mon Mar 03, 2008 12:13 am   



Prawda jest taka ze te kondziory "odklocaja" czyli zwieraja do masy f
wielkosci gigahercow i nikomu to nie jest potrzebne bo JTAg pracuje na
duuuzo nizszych czestotliwosciach .Mozesz je wywalic tak jak i te rezystory
dzialac toto bedzie raczej bezproblemowo.

Konop
Guest

Mon Mar 03, 2008 9:29 am   



:: pisze:
Quote:
Prawda jest taka ze te kondziory "odklocaja" czyli zwieraja do masy f
wielkosci gigahercow i nikomu to nie jest potrzebne bo JTAg pracuje na
duuuzo nizszych czestotliwosciach .Mozesz je wywalic tak jak i te
rezystory dzialac toto bedzie raczej bezproblemowo.


Dobra, dzieki za odpowiedź Smile... a co z tym buforem na linii 6 portu
LPT??...

Pozdrawiam
Konoppo

::
Guest

Mon Mar 03, 2008 9:34 am   



Jak to co musi zostac bo to jest linia powrotna do pinu13 LPT

Zbych
Guest

Mon Mar 03, 2008 8:10 pm   



Konop przemówił ludzkim głosem:

Quote:
mniejsza o szczegóły... patrząc na schemat JTAGa DLC-5
http://toolbox.xilinx.com/docsan/xilinx4/data/docs/pac/appendixb.html
w oczy rzuca się pin 6 portu LPT... po co jest ten bufor tam?? Według
mnie, działa to tak, że jak na pinie 6 pojawi się 0, to na pinie 13 też,
prawda??

Pewnie miało to robić za wyjście OC.

Quote:
Nie wie ktoś, czy ISE Web PACK to sprawdza celem przetestowania
JTAGa??...

Do wykrywania obecności programatora raczej są używane piny 8,10,12.

Quote:
A swoją drogą - po co są te kondensatory dla sygnałów TDI, TMS i CCLK??

Zmniejszają stromość zboczy, żeby uniknąć przesłuchów między sąsiednimi
żyłami w taśmie, ewentualnie dzwonień.

Quote:
Ja rozumiem, że na wejściu odkłócają przebieg, ale na wyjściu?? Chyba
nic nie dadzą!! Smile... Albo powinny być przed buforem, lub chociaż
kolejność RC powinna być odwrotna...

Ja dałem odwrotnie Smile

elektroda NewsGroups Forum Index - Elektronika Polska - DIY JTAG z CPLD Xilinx: Jak uprościć schemat i zminimalizować komponenty?

NOWY TEMAT

Regulamin - Zasady uzytkowania Polityka prywatnosci Kontakt RTV map News map