Transformacja sygnału sinusoidalnego 10 MHz (0,5 Vrms) na TTL z minimalnym jitterem

{ciach}
Czy nie warto zainteresowac sie jakims gotowym torem SPDIF-a ? Moze
zsynchronizowac PLL z sygnalem sinusa?

Użytkownik "1024 Ireneusz Niemczyk" <adres_zn@jdziesz.w.starym.archiwum
Czy nie warto zainteresowac sie jakims gotowym torem SPDIF-a ? Moze
zsynchronizowac PLL z sygnalem sinusa?

Sygnał będę brał z wzorca rubidowego więc wolałbym nie wstawiaćjuż żądnego
generatora pomiędzy. Zależy mi na dokładności i stabilności takiej jaką daje
ten wzorzec więc raczej PLL odpada.

A ten wzorzec nie ma wyjscia TTL ?
Zreszta prawdopodobnie sam ma jakies PLL w srodku.

A do czego Ci to potrzebne, bo moze ten jitter nie bedzie zadnym
problemem ?

Wzorzec ma wyjście sinus 0,5 Vrms. Wydaje mi się, że tej jitter może być
problemem bo mierzę częstotliwość około 6,0-10 Mhz przy czasie bramkowania
10-50 ms będę otrzymywał dokładność ( rozdzielczość ) rzędu 0,1 Hz lub nawet
lepszą.

Jitter rzędu lub powyżej 100 ps będzie zakłócał pomiar, bo z taką
rozdzielczością mierzę czas.

Czegoś tu nie rozumiem... Sygnał z wzorca (o jakiej częstotliwości)
chcesz podać na jakiś dzielnik i ten sygnał podać na bramkę ?
Jeśli tak, to w jaki sposób mając czas bramkowania na poziomie 10-50ms
chcesz uzyskać rozdzielczość 0,1Hz. W typowym układzie do tego potrzebna
jest bramka 10 sekund.

I tu już się zupełnie pogubiłem. Mierzysz częstotliwość czy czas ?

Witam

Użytkownik "Grzegorz Kurczyk" <grzegorz.usun.to@control.slupsk.pl> napisał w
wiadomości news:du3ltj$ktc$1@nemesis.news.tpi.pl...


Czegoś tu nie rozumiem... Sygnał z wzorca (o jakiej częstotliwości)
chcesz podać na jakiś dzielnik i ten sygnał podać na bramkę ?
Jeśli tak, to w jaki sposób mając czas bramkowania na poziomie 10-50ms
chcesz uzyskać rozdzielczość 0,1Hz. W typowym układzie do tego potrzebna
jest bramka 10 sekund.


I tu już się zupełnie pogubiłem. Mierzysz częstotliwość czy czas ?


Mierzę czas, f=1/t. Nie jest to typowy układ , to jest tzw TDC ( Time to
Digital Converter ). Rozdzielczość ( a za razem dokładność ) układu
pomiarowego to 125 ps. i dlatego nie chciałbym wprowadzać jitter-u większego
niż 125 ps. Układ umożliwia uzyskanie jeszcze większej dokładności niż 0.1
Hz , bo można zmierzyć czas z rozdzielczością 30 bitów w odpowiedniej
konfiguracji.

Właśnie gogluję w celu zrozumienia o co chodzi z tym TDC.

Użytkownik Jarek Grolik napisał:

Właśnie gogluję w celu zrozumienia o co chodzi z tym TDC.

Użytkownik Grzegorz Kurczyk napisał:
Hmmm... myślałem, że pod tą nazwą kryje się coś specjalnego, a to w
sumie zwykła częstościomiarka, tylko wywrócona na lewą stronę. Sygnał
mierzony służy do bramkowania częstotliwości wzorcowej. Chyba, że w
Twoim układzie chodzi o coś innego.

No ale przecież będziesz musiał czymś policzyć ile wskoczyło tych
125-ciopikosekundowych kwantów czasu na jeden (lub więcej) okresów
częstotliwości mierzonej. Czyli bez licznika się nie obejdzie. Chyba, że
ten licznik jest już w tym rubidowym ustrojstwie, ale wtedy na wyjściu
raczej nie byłoby sinusa Czegoś tu dalej nie kumam...
Eee... goglownica w dłoń i muszę się dokształcić
Jak już się nałykam wiedzy to się odezwę.

Użytkownik "Grzegorz Kurczyk" <grzegorz.usun.to@control.slupsk.pl> napisał
w
Eee... goglownica w dłoń i muszę się dokształcić
Jak już się nałykam wiedzy to się odezwę.

IMO po co tu PLL skoro detektor fazy dla PLL to jest to czego potrzebuje
autor watku...?

Może jednak pomysł z PLL nie jest beznadziejny (pisał I. Niemczyk)? 125ps
przy 10MHz to około 0,4% błędu fazowego.
Może uda się zrobić dobry układ PLL, ze stabilizacją termiczną, na dobrych
elementach, zaekranowane, z super zasilaniem ???
W końcu to nie ma być przestrajane, dobrać idealnie wszystko pod kątem tej
jednej częstotliwości...