Szukam przyczyny zakłóceń w ADC AD9826 po wymianie DRAM na SDRAM z FPGA

Thu Oct 27, 2005 6:17 pm   

Witam
mam dosyc powazny problem z zakloceniami w przetworniku ADC 16 bitow
przetwornik to AD9826 pacujacy na 1, 2 lub 4 MHz. Posiada on 3
sygnaly(zegary) sterujace oraz 8 linii danych (multipleksowane)
pracuje jako frontend w wysokoczulej kamerze CCD. (szumy odczytu rzedu
kilkunastu fotonow/s)
Sygnaly generuje mu przy uzyciu FPGA. Wszystko ladnei dzialalo w ukladzie,
dopoki nie wsadzilem pameici SDRAM zamaist DRAM...no i zaczela sei jazda, na
wyjsciu obserwuje zakocenia, ktore na kazdym obrazie wygladaja identycznie!

Zeby bylo ciekawiej, jak ADC przelacze w tryb probkowania SHA
(jednokrotne) - wszystko chodzi idealnie, jak wlacze tryb CDS, czyli pomiar
roznicy 2 kolejnych probek - pojawiaja sie pasy i siatka na ekranie.
Liczylem FFT i widmo wskazuje najwyaszy prazek 62kHz - ale u mnei takiej
czestotliwosci w ukladzie nei ma.

zeby bylo ciekawiej, jak odlacze zegar od pameici SDRAM- paski
znikaja..czyli cos definitywnei od niej przenika..tylko jak?
plytka analogowa znajduje sie w hermetycznej komorze czujnika CCD,
przegrodzona od reszty elektroniki blacha kilka mm i wypelniona argonem.
odlaczylem wszystkei sygnaly sterujace, tak, ze do ADC szly 3 zegary,dane,1
masa cyfrowa.
ADC zasililem z akumulatorkow (zarowno analogowke jak i cyfrowke) - i nic,
ciagle te same zaklocenia

zaklocenai maja amplitude rzedu kilku kwantow przetwornika

poprzednia wersja kamery roznila sie tylko inna zastosowana pameicia DRAM
oraz brakiem ggiabit ethernetu.Dla testow odlaczylem caly ethernet i chodzi
tylko po USB2.0. przedtem nie bylo zadnych problemow z zakloceniami.

odsunalem plytke analogowa od cyfrowej na tasmei ok 40cm, tylko jedna masa
cyfrowa byla wspolna - nadal to samo..
obok pamieci siedzi przetwornica DC/DC pracujaca na 300kHz dajaca te kilka
A@3.3V- ona nei wplywa, bo jak ja wylacze, mam to samo, jedyne co zauwazylem
to jakims cudem reaguje na te pameic SDRAM..jakby jakby jej linie adresowe
przenikaly na wejscie ADC, ale jak? po sygnalach? po jednej masie, gdzie nei
ma szansy na zadna petle masy bo zasilam z AKU?

Dane i zegary polaczylem z FPGA za pomoca rezystorow 330omow, wsadzilem
calosc w stalowy ekran -nic..
juz mi sie pomysly skoncyzly..moze tutaj komus cos do glowy przyjdzie?

Pozdr
Greg

Thu Oct 27, 2005 6:39 pm   

Czy to przypadkiem nie jest self refresh pamieci? SDRAM ma domyslnie 15,6uS
refresh...

Thu Oct 27, 2005 8:03 pm   

uzywajac auto refresh
ale nawet jakby, to jak mi sie moze to przedostawac na ADC?
wlasnei zaprojektowalem plytke z buforami HC245, zeby dla testu odseparowac
FPGA od ADC, zaraz "wyprasuje" ja ja,zmontuje i zobaczymy..

Thu Oct 27, 2005 10:00 pm   

okazalo sie ze modul ten rozwiazal sprawe - czyli zaklocenia przelazily po
liniach danych
teraz przetworncizek przy wejsciu zwartym do masy ma 3.3bita RMS, czyli tyle
ile w datasheet'cie

Fri Oct 28, 2005 9:59 am   

Witam
JAk liczyłeś to fft miałeś gotową procedurę czy znalazłeś w sieci.


--
---
Pozdr.

Janusz

Fri Oct 28, 2005 11:34 am   

czesto robie to matlabem, albo wlasnym softem
w sieci mnostwo jest procedur do FFT

Fri Oct 28, 2005 12:54 pm   

Greg(G.Kasprowicz) napisał(a):

a dane z A/C to jedna są tylko rzeczywiste )
Myślałem po prostu że masz coś na własne potrzeby zaadoptowanego.


--
---
Pozdr.

Janusz