Połączenie dwóch pamięci SDRAM 16MB w celu równoległego zapisu 16-bitowych danych

Witam.

Posiadam pamięć 16MB * 8 bitów, którą obsługuję z poziomu FPGA, wszystko
ładnie działa.
Problem w tym że potrzebuję zapisywać tam dane 16-to bitowe.
Zamiast dzielić słowo 16-to bitowe na dwa kawałki pomyślałem czy nie
można by dołożyć drugiej
takiej samej pamięci i połączyć je "równolegle", równocześnie je
adresując i do jednej zapisywać
młodsze 8 bitów a do drugiej starsze.
Czy to ma prawo działać??

Pozdrawiam.

Dnia Thu, 27 Oct 2011 09:13:04 +0200, Viki napisał(a):

Witam.

Posiadam pamięć 16MB * 8 bitów, którą obsługuję z poziomu FPGA, wszystko
ładnie działa.
Problem w tym że potrzebuję zapisywać tam dane 16-to bitowe.
Zamiast dzielić słowo 16-to bitowe na dwa kawałki pomyślałem czy nie
można by dołożyć drugiej
takiej samej pamięci i połączyć je "równolegle", równocześnie je
adresując i do jednej zapisywać
młodsze 8 bitów a do drugiej starsze.
Czy to ma prawo działać??

Pozdrawiam.

Jak najbardziej, powszechna praktyka. Chociażby przyjrzyj się modułom
pamięci komputerowych, które mają 64-bitową magistralę danych.

"pgw" <swietymikolaj@pl.onet.poczta> wrote in message

Jak najbardziej, powszechna praktyka. Chociażby przyjrzyj się modułom
pamięci komputerowych, które mają 64-bitową magistralę danych.

30 lat temu, w atarynkach, łączyło się tak kostki 1-bitowe aby otrzymać 8
bitów

koleś który programuje FPGA zadaje takie pytania... niezłe.

Największe pamięci SDRAM jakie udało mi się znaleźć w sieci to kostki o
organizacji: 32 Meg x 4 x 4 banks.
http://www.micron.com/partscatalog.html?categoryPath=products/parametric/D
RAM/SDRAM
Z tego wynika że jeśli połącze ich nawet kilka równolegle (co decyduje o
szerokości słowa) to i tak nie przeskoczę objętości 32MB.
Jak w takim razie uzyskać pojemność np. 128MB??
Czy da się to zrobić wykorzystując jeden sterownik dla tej pamięci w
FPGA?? Proszę o jakieś sugestie.

koleś który programuje FPGA zadaje takie pytania... niezłe.

Rzucę ci dwa hasła: dekoder adresów, sygnał EN tychże pamięci.

W skrócie działa to tak, że z kombinacji bitów które Ci zostały (np. 4)
robisz dekoder adresu, który aktywuje jeden z 16 układów (podpięty do
niższych bitów) poprzez wystawienie dla niego sygnału EN.

koleś który programuje FPGA zadaje takie pytania... niezłe.

Spokojnie, jestem amatorem.
Kiedyś w ten sposób połączyłem do AVR-ka dwie kostki z pamięci SIMM i
układ działał (transfer niestety żółwi), wolałem się upewnić czy z
SDRAM-em będzie podobnie.

A czemu był żółwi ? Podłączałem pamięci DRAM 44256 do ATmega128 (obsługa

A czemu był żółwi ? Podłączałem pamięci DRAM 44256 do ATmega128 (obsługa
sprzętowa jako zewnętrzny RAM) i do ATmega32 (obsługa programowa). W
jednym i drugim przypadku odświeżanie na przerwaniach. Działało to jak
burza, a wąskim gardłem to bardziej był uC niż pamięci.

Rozumiem że EN to to samo co CS.

Jeśli tak to ten sposób obsługi już wcześniej wydumałem:) ale zawsze lubię
zweryfikować swoje filozofie z fachowcami bo nigdy nie wiadomo czy nie ma
innego prostszego sposobu:)

Rzucę ci dwa hasła: dekoder adresów, sygnał EN tychże pamięci.

W skrócie działa to tak, że z kombinacji bitów które Ci zostały (np. 4)
robisz dekoder adresu, który aktywuje jeden z 16 układów (podpięty do
niższych bitów) poprzez wystawienie dla niego sygnału EN.

Rozumiem że EN to to samo co CS.
Jeśli tak to ten sposób obsługi już wcześniej wydumałem:) ale zawsze
lubię zweryfikować swoje filozofie z fachowcami bo nigdy nie wiadomo czy
nie ma innego prostszego sposobu:)

koleś który programuje FPGA zadaje takie pytania... niezłe.

Że tak to ujmę "przygadał kocioł garnkowi", większość twoich wystąpień na
tej grupie ma dużo gorszy charakter, że przypomnę dzisiejsze pytanie o
"instalację bez instalacji".