RTV forum PL | NewsGroups PL

Optymalne ścieżki GND i VCC w PCB z ATmega128 analiza schematu

atmega128 - prowadzenie GND i VCC

NOWY TEMAT

elektroda NewsGroups Forum Index - Elektronika Polska - Optymalne ścieżki GND i VCC w PCB z ATmega128 analiza schematu

ThomasN
Guest

Sat Dec 23, 2006 12:27 pm   



Witam

Projektuje pcb układu z atmega128 (schemat http://www.btc.pl/pdf/zl7avr.pdf
minus DS1813). Mam wątpliwości czy dobrze poprowadziłem ścieżki masy i vcc.

Żeby rysunek był czytelny usunąłem pole masy z dolnej warstwy. Dla
ułatwienia 2 rysunek ma zaznaczone na zielono ścieżki masy i vcc. Źródło
zasilania to dwa ostatnie dolne piny złącza po lewej.

Rules w protelu nie zmieniałem - wydają mi się rozsądne dla smd. później
planuje niektóre ścieżki poszerzyć.

rysunek 1. http://img223.imageshack.us/my.php?image=matmega8070ij1.gif

rysunek 2. http://img136.imageshack.us/my.php?image=matmega21194yd5.gif

pozdrawiam
tn


ps. wcześniej piszałem na elektrodę, ale spotkałem sie z zerowym
zainteresowaniem: http://www.elektroda.pl/rtvforum/topic646599.html Mam
nadzieje, że tu będzie lepiej Very Happy

Luk@sz
Guest

Sat Dec 23, 2006 1:29 pm   



ThomasN napisał(a):
Quote:
Witam

Projektuje pcb układu z atmega128 (schemat http://www.btc.pl/pdf/zl7avr.pdf
minus DS1813). Mam wątpliwości czy dobrze poprowadziłem ścieżki masy i vcc.


Witam
To moje podpowiedzi:
- Jeśli robisz dwustronnie to dobrym rozwiązaniem będzie użycie całej
dolnej warstwy jako pole masy. Przecięta jak najmniejszą liczbą ścieżek,
najlepiej tlyko +5V.
- Wszystkie elementy dyskretne w miarę możliwości w SMD, zwłaszcza
kondziolki blokujące zasilanie przy układach. 100nF możliwie blisko
każdego pinu zasilania VCC uC (52,21). To samo dla AVCC (64),
dorzuciłbym jeszcze 100nF - 1uF przy AREF. Przy zasilaniu 4053 to samo.
- Każdy połączenie do GND, przez przelotkę możliwie blisko elementu.

Pozdro

Michał
Guest

Sat Dec 23, 2006 2:40 pm   



Użytkownik "Luk@sz" <lkoasze@o2.pl> napisał w wiadomości
news:458d108f$0$17967$f69f905@mamut2.aster.pl...
Quote:
- Wszystkie elementy dyskretne w miarę możliwości w SMD, zwłaszcza
kondziolki blokujące zasilanie przy układach. 100nF możliwie blisko
każdego pinu zasilania VCC uC (52,21). To samo dla AVCC (64),
dorzuciłbym jeszcze 100nF - 1uF przy AREF. Przy zasilaniu 4053 to samo.

A podpięcie kondensatorków koło masy układu to duzy błąd? Zasugerowałem się
nazwą "problemem pływającej masy" i dałem kondensatory koło masy układów :/

Pozdrawiam

elektroda NewsGroups Forum Index - Elektronika Polska - Optymalne ścieżki GND i VCC w PCB z ATmega128 analiza schematu

NOWY TEMAT

Regulamin - Zasady uzytkowania Polityka prywatnosci Kontakt RTV map News map