Optymalne prowadzenie magistrali LVDS na PCB: zawijasy i różnice długości ścieżek

Wed Nov 19, 2008 3:41 pm   

Witam.
Może ktoś się orientuje, jak prowadzi się na PCB magistrale LVDS
zawijasami, to jak po tych zawijasach występują różnice w długości
ścieżek dla jednej pary, to lepiej zrobić dodatkowe zawijaski na jednej
ze ścieżek, czy lepiej jednak aby długości się trochę różniły ale
ścieżki za to zawsze biegły razem?

Przy okazji, jakie są dopuszczalne różnice między parami w obrębie
jednej PCB (czyli długość rzędu max kilkunastu cm), przy zegarach rzędu
400MHz (DDR, czyli 800 Mbit/s)?

Jakoś nie znalazłem konkretnych odpowiedzi w literaturze.

Pozdr,
T.

Wed Nov 19, 2008 6:46 pm   

On 19 Lis, 15:41, Tomasz Piotrowski <nos...@nospam.com> wrote:

impedancji, o tym można poczytać w literaturze o tematyce "radiowej" -
propagacja w liniach elektrycznie długich. Dobrze jest, żeby różnice w
długościach były wielokrotnie mniejsze od długości fali. Z tym że z
długością fali może być niejaki problem, bo mamy sygnał prostokątny,
który stanowi złożenie sinusoid o różnych długościach fali. Trzeba by
założyć maksymalną dopuszczalną różnicę w amplitudzie, która będzie
wynikała z niedopasowania dla konkretnej częstotliwości
(harmonicznej), im częstotliwość większa, tym niedopasowanie większe,
ale amplituda mniejsza.
W praktyce widziałem, że raczej producenci starają się utrzymać równe
długości i ścieżki nie zawsze biegną obok siebie. Konsekwencją tego
jest większa emisja zakłóceń i podatność na nie, ale jeżeli będziesz
się starał utrzymać ścieżki jak najbliżej siebie, to raczej
niespecjalnie powinno to przeszkadzać. Nie prowadź tylko obok siebie
dwóch takich par LVDS z oddalonymi od siebie liniami, bo wtedy mogą
nastąpić przesłuchy, "Akordeony" postaraj się rozmieścić na całej
długości, tak że koło akordeonu na jednej linii pozostałe pary biegną
z liniami ułożonymi obok siebie.


może 9 harmonicznych, zatem odpowiednio 7*400MHz i 9*400MHz, co daje
długości fali 107mm i 83mm. Dobrze było by, gdyby różnica długości
była co najmniej dziesięciokrotnie mniejsza od długości fali, czyli
odpowiednio 10,7, czy 8,3mm. Oczywiście są to kalkulacje
przeprowadzone bardzo na oko.

O ile w wypadku różnic w długościach przewidzenie skutków jest
stosunkowo łatwe (ale liczenia jest sporo), bo istnieje stosowny
aparat matematyczny, o tyle w wypadku oddalenia linii w parze jest to
już znacznie trudniejsze, bo trzeba uwzględniać całą masę czynników
zewnętrznych (zewnętrznych pól E-M).

Wed Nov 19, 2008 8:03 pm   

Dziękuję za obszerną odpowiedź, u mnie różnice mieszczą się w 1mm, ale
ja pedant jestem ;)

Pozdr,
T.

Wed Nov 19, 2008 10:15 pm   

Tomasz Piotrowski pisze:


Kiepsko szukales, w kazdym PDF z PCB layout znajdziesz dokladne info jak
to sie robi z przykladami.
Poniewaz uzywam protela to w najnowszych dostepne sa przyklady plytek,
mozna pocwiczyc.
W przypadku DDR prowadzenie sciezek ma kolosalne znaczenie dla
wydajnosci i stabilnosci systemu.

Thu Nov 20, 2008 12:04 am   

NoName pisze:


Wile tych pdf widziałem, ale w żadnym nie ma konkretnej odpowiedzi na
moje pytanie (pierwsze), jak masz taki to podaj. Ogólnie wiem jak to się
robi, ale pytam bo chciałbym wiedzieć więcej.


Mam Altium Designera '08, przykłady tam zawarte są infantylne w
porównaniu z rzeczywistym projektem i mało co wyjaśniają.


A dokładna liczba psów na ziemi jest bardzo duża. Wszyscy to wiemy.

Pozdr,
T.

Thu Nov 20, 2008 9:36 am   

Tomasz Piotrowski pisze:



Pierwszy z brzegu pdf
4_20_12R14DDRref

mam nadzieje ze znajdziesz, dla par jest tez kilka dobrych pdfow sam
poszukaj.