Optymalne połączenie masy analogowej i cyfrowej w układach z ADC jakie rozwiązanie wybrać?

Fri Feb 23, 2007 3:23 pm   

Witam

Dwoma stabilizatorami generuje napięcia - jedno dla modułu cyfrowego, drugie
dla modułu analogowego. No i mam wątpliwości jak połączyć masę analogową i
cyfrową. Rysunek ilustruje sytuację:
http://img132.imageshack.us/img132/7861/p2234278nx5.jpg

Wiem, że przy przetworniku analogowo-cyfrowym trzeba połączyć obie masy. Ale
jeżeli wykorzystam dwa przewody do poprowadzenia mas cyfrowej i analogowej
to łącząc je przy ADC stworze pętle masy.

Widzę trzy rozwiązania:
1. podłączyć z modułu zasilania tylko masę analogową AGND, ale masa do
części cyfrowej będzie szła przez pole masy analogowej i ADC.
2. podłączyć z modułu zasilania tylko masę cyfrową DGND, ale wtedy masa do
części analogowej będzie szła przez pole masy cyfrowej i ADC
3. podłączyć z modułu zasilania tylko masę z wejścia GND do punktu wspólnego
przy ADC. To rozwiązanie wydaje mi się najlepsze, tylko że układ zasilania
już zbudowałem (może trochę za wcześnie) i nie wyprowadziłem pinu GND przy
wejściu.
4. Podłączenie jednej z mas AGND lub DGND do wspólnego punktu przy ADC.

Sam wybrałbym rozwiązanie 4, ale zależy mi na jak najmniejszych szumach w
części analogowej i chcę się upewnić że dobrze robię. Zasilanie podłączam
będę podłączał do części analogowej i cyfrowej za pomocą przewodów czyli mam
pewne pole manewru jeszcze.


Pozdrawiam
tn

Fri Feb 23, 2007 5:57 pm   

ThomasN napisał(a):

Zwróć uwagę, że na przedstawionym obrazu obie masy są już ze sobą
połączone. Nie jest to nawet najgorsze rozwiązanie:)


Pozdro

Fri Feb 23, 2007 6:40 pm   

"Luk@sz" <lkoasze@o2.pl> wrote in message
news:45df0953$0$13194$f69f905@mamut2.aster.pl...

Na rysunku masy są połączone przy źródle napięcia zasilania i przy układzie
ADC. Tworzy to jedną dużą pętlę masy i wydaje mi się, że z tego powodu nie
jest to dobre rozwiązanie.

Sat Feb 24, 2007 12:11 pm   

Użytkownik "ThomasN" <jakis.adres@serwer.jakis.pl> napisał w wiadomości
news:ern8v1$35l$1@inews.gazeta.pl...

(prawie jednym) połączeniem.
Spotkałem się z informacjami, że przy obecnych źródłach zakłóceń sięgających
GHz (telefony komórkowe) jedynym rozsądnym rozwiązaniem jest nie
rozdzielanie mas - stosowanie jednej powierzchni masy dla całego układu.
Odpowiednie pogrupowanie i rozmieszczenie elementów zagwarantuje, że prądy
zakłócające z części cyfrowej nie będą pływały po masie części analogowej.
Takie zdanie ma autor artykułów na stronie:
http://www.compliance-club.com/keith_armstrong.asp

P.G.

Sat Feb 24, 2007 1:26 pm   

Ja bym nie łączył masy przy przetworniku AD. IMHO masa powinna być połączona
jak
najbliżej zasilacza.

Pozdrawiam
Darek

Sat Feb 24, 2007 1:29 pm   

ale w takim wypadku trzeba posiadać niezłe doświadczenie i intuicję
przy rozmieszczaniu elementów a czasami moze okazać się to wprost
niemożliwe.

Pozdrawiam
Darek

Sat Feb 24, 2007 2:25 pm   

W nocie katalogowej jest napisane, żeby połączyć obie masy przy nóżce GND
przetwornika. Zalecają też oddzielne pola masy. Każą się też upewnić, że
cyfrowy prąd powrotny (digital return currents) nie przechodzi przez pole
masy analogowej.

Sat Feb 24, 2007 2:34 pm   

Trochę uprościłem rzecz pisząc na grupie. 7815 nie jest potrzebny przy ADC,
zasila układy wejściowe.


Nie przewiduje przebiegów powyżej 1MHz, a i to zdala od ścieżek analogowych.
Obawiam się jedynie zakłóceń na masie.


Za wysokie progi dla mnie póki co.

Mon Feb 26, 2007 12:07 pm   

Użytkownik "ThomasN" <jakis.adres@serwer.jakis.pl> napisał w wiadomości
news:erpeu4$1jp$1@inews.gazeta.pl...

1kHz (nie pomyliłem kHz) wytwarzał zakłócenia przekraczające normy aż do
1GHz.
Generalna jego teza:
1. Nie jest ważna częstotliwość, a przede wszystkim czasy narastanie (tr)
zboczy.
2. Zwykłe scalaki HC kiedyś miały tr rzędu 3ns. Te same scalaki z nowej
dostawy mogą mieć tr rzędu 300ps. Dzieje się tak dlatego, że do starych
serii stosowane są nowe (tańsze !) technologie upychające IC na mniejszej
powierzchni krzemu. Mniejsze wymiary - większa szybkość.
3. Odwrotnie proporcjonalna do tr jest granica długości ścieżki na płytce od
której trzeba ją projektować jako linię długą. Kiedyś ścieżka 25 cm była po
prostu ścieżką, teraz 5cm to linia długa.
4. Już się na to natknąłem. Sygnały do EEPROMu szeregowego przesyłane
płaskim kabelkiem 10cm. Ze starym scalakiem chodzi jak burza, z nowym - nie
działa. Filtrowanie wszystkich zboczy rozwiązało problem.


compilance-club są uaktualnione wersje niektórych starszych) i w wolnych
chwilach poczytaj.
Choć zajmuje to dużo czasu, to nie będzie czas stracony.
P.G.

Mon Feb 26, 2007 12:39 pm   

"Piotr Gałka" <piotr.galka@CUTTHISmicromade.pl> wrote in message
news:45e2bf58$1@news.home.net.pl...

całego artykułu nie czytałem - brak czasu :(


Wiem, że czas trwania zbocza jest istotny, ale im mniejsza częstotliwość tym
mniej tych zboczy w badanym odcinku czasu :)


Wow

Dzieje się tak dlatego, że do starych

Mnie uczono, że gdy wymiary układu/ścieżki zbliżają się do 0.1*długość fali
to już układ trzeba rozpatrywać jako ufalowy i uwzględniać układy falowe.
Tylko, że niez amierzałem w tym układzie tego uwzględniać, gdyż zajmuje się
przebiegami wolnozmiennymi. A tu takie rzeczy!!!


Tzn 100n do masy?


Pobrane mam już od dawna. Czekają niestety na lepsze czasy :(



Pozdrawiam
tn

Mon Feb 26, 2007 1:04 pm   

Użytkownik "ThomasN" <jakis.adres@serwer.jakis.pl> napisał w wiadomości
news:erugst$5bq$1@inews.gazeta.pl...

Mi spokojne przebrnięcie przez wszystkie te artykuły zajęło kilka miesięcy
(ale ja od zawsze bardzo wolno czytam).


Dlatego bardzo się zdziwiłem czytając o tym przykładzie 1kHz. Autor jest
konsultantem i podaje przykłady ze swojej praktyki.
Inny ciekawy. Firma robiła kilka kolejnych projektów aby spełnić wymogi EMC.
Poszło na to kilka miesięcy pracy. Bez rezultatu.
Autor wezwany na konsultacje polecił im wziąć ich pierwszy projekt tylko
płytkę zmienić z 6-warstwowej na 8 warstwową - było OK.
Teza: zwiększenie ilości warstw to (jak się wszystko uwzględni) najtańszy
sposób uzyskania kompatybilności.


Dla cyfrowych odpowiednio tak samo ale względem tr (szczegóły w tych
artykułach).


kabelek.
Ujemne zbocza z wyjścia EEPROMu wrzucały na jego wejście zegarowe dodatkowe
clock-i. Nie udało mi się tego zobaczyć na oscyloskopie, ale uzyskane wyniki
odczytywane z EEPROMu były zgodne z taką teorią.


Te ostatnie (seria o projektowaniu PCB) czekały druknięte z rok, ale
ostatnio znalazłem czas i przeczytałem (dlatego udaję takiego mądrego ).
P.G.

Mon Feb 26, 2007 5:29 pm   

Pewnie dlatego, że wtedy ścieżki krótsze wychodzą. A może dlatego, że te
dwie warstwy zostały przeznaczone na gnd i vcc.

Sporo o EMC jest tu: http://www.hottconsultants.com/index.html w dziale Tech
Tip i Technical Articles/Talks. Jeszcze nie czytałem, ale wiem że jest.


To się może przydać Teraz kojarze, że taki rezystor redukuje dzwonienie,
co jest jednoznaczne z wydłużeniem zbocza :|


Ty udajesz - ja korzystam

Tue Feb 27, 2007 11:21 am   

Użytkownik "ThomasN" <jakis.adres@serwer.jakis.pl> napisał w wiadomości
news:erv1ts$ps4$1@inews.gazeta.pl...

W tych artykułach o PCB jest gdzieś, że dopiero przy 8 warstwach można
spełnić jakieś wymaganie, które dużo poprawia (dokładnie mnie pamiętam,
musiałbym poszukać).


P.G.