Jak prawidłowo wybierać bity z 24-bitowego iloczynu w kodzie U2 dla demodulatora AM?

Robię demodulator AM na FPGA i mam pewien dylemat przy miksowaniu.
Mam dwie 12-to bitowe liczby ze znakiem (U2). Pakuję to do
multiplikatora i na wyjściu generuje mi 24-bitowy iloczyn C=A*B.
Problem jest w tym, że jedna z tych liczb, powiedzmy B=sin(omega*t)
jest reprezentowana >jako liczba 12-bitowa z zakresu
-2048,+2047>.Tymczasem wiadomo, że sinus jako funkcja przyjmuje
wartości <-1,+1>.

Na wyjściu tego miksera potrzebuję jednak tylko 12 bitów najbardziej
znaczących. Które bity teraz z >tych 24 wybrać? Gdyby to było w
naturalnym kodzie binarnym, nie było by sprawy. A w U2, to mi się już
samemu we łbie >miksuje )

Mam dwie 12-to bitowe liczby ze znakiem (U2). Pakuję to do multiplikatora i na wyjściu generuje mi 24-bitowy
iloczyn C=A*B. Problem jest w tym, że jedna z tych liczb, powiedzmy
B=sin(omega*t) jest reprezentowana jako
liczba 12-bitowa z zakresu <-2048,+2047>.Tymczasem wiadomo, że sinus
jako funkcja przyjmuje wartości <-1,+1>.
Na wyjściu tego miksera potrzebuję jednak tylko 12 bitów najbardziej
znaczących. Które bity teraz z tych 24 wybrać?

Tylko trzeba przemyslec co z tym +/-1, czy jak kto woli 2048.

A w ogole to w FPGA mozesz sobie jakis ciekawszy multiplikator zrobic -
np taki co policzy wynik 12 bit i to beda od razu najstarsze bity.
Albo w ogole znaki osobno policzy...

Użytkownik napisał w wiadomości
Robię demodulator AM na FPGA i mam pewien dylemat przy miksowaniu.
Mam dwie 12-to bitowe liczby ze znakiem (U2). Pakuję to do
multiplikatora i na wyjściu generuje mi 24-bitowy iloczyn C=A*B.
Problem jest w tym, że jedna z tych liczb, powiedzmy B=sin(omega*t)
jest reprezentowana >jako liczba 12-bitowa z zakresu
-2048,+2047>.Tymczasem wiadomo, że sinus jako funkcja przyjmuje
wartości <-1,+1>.

I tu mamy pewien problem z liczba +1, ktora niewatpliwie wystepuje.

Na wyjściu tego miksera potrzebuję jednak tylko 12 bitów najbardziej
znaczących. Które bity teraz z >tych 24 wybrać? Gdyby to było w
naturalnym kodzie binarnym, nie było by sprawy. A w U2, to mi się już
samemu we łbie >miksuje )

Jesli sygnal tez ma zakres +/-2047, to uzyteczny wynik masz na bitach
22:11 (z 23:0)

J.F. wrote:

Tylko trzeba przemyslec co z tym +/-1, czy jak kto woli 2048.

Pozbyć się przez skalowanie.

A w ogole to w FPGA mozesz sobie jakis ciekawszy multiplikator zrobic -
np taki co policzy wynik 12 bit i to beda od razu najstarsze bity.
Albo w ogole znaki osobno policzy...

Ale po co, skoro dziś standardem są gotowe sprzętowe bloki
mnożące 18x18 bitów?

Jak po co?

A generator IP i tak wykorzystuje te sprzętowe multiplikatory 18x18.

Jak po co?
Po co Jarek chce to rzeźbić ręcznie, skoro ma makroblok...

A generator IP i tak wykorzystuje te sprzętowe multiplikatory
18x18.
Toteż...

Zeby mozna bylo uzyc tanszej kosci

zeby mniej pradu zzeralo

zeby te multpikatory do wazniejszych zadan wykorzystac itp

Mnozenie zmiennoprzecinkowych robi sie nieco inaczej niz calkowitych