Ministerstwo Propagandy
Guest
Sat Mar 09, 2013 6:01 pm
od zawsze zastanawiało mnie to co sie stanie z prockiem, gdy próbkowanie
sygnału cyfrowego na wejściu trafi na zbocze którego aktualna wartość
napięcia będzie równa napięciu przełączenia bramki... Ktoś wie?
MrWebsky
Guest
Sat Mar 09, 2013 8:38 pm
Nic się nie stanie.
Użytkownik "Ministerstwo Propagandy" <a@b.s> napisał w wiadomości
news:khfpsl$emg$1@node1.news.atman.pl...
Quote:
od zawsze zastanawiało mnie to co sie stanie z prockiem, gdy próbkowanie
sygnału cyfrowego na wejściu trafi na zbocze którego aktualna wartość
napięcia będzie równa napięciu przełączenia bramki... Ktoś wie?
Jakub Rakus
Guest
Sat Mar 09, 2013 8:41 pm
W dniu 09.03.2013 18:01, Ministerstwo Propagandy pisze:
Quote:
od zawsze zastanawiało mnie to co sie stanie z prockiem, gdy próbkowanie
sygnału cyfrowego na wejściu trafi na zbocze którego aktualna wartość
napięcia będzie równa napięciu przełączenia bramki... Ktoś wie?
Zapewne nic szczególnego, nie spodziewaj się eksplodujących z tego
powodu urządzeń.
Pytanie pomocnicze - co dzieje się z najprostszą w świecie bramką NOT
CMOS (taką złożoną z dwóch tranzystorów) gdy na wejście podasz napięcie
równe napięciu przełączenia?
--
Pozdrawiam
Jakub Rakus
M
Guest
Sun Mar 10, 2013 1:50 pm
Problem zwie się "metastabilność" i jak najbardziej zdarza się w
praktyce. Bramka to może prosty przypadek, ale już zachowanie
przerzutnika może być trudniejsze do przewidzenia. W końcu jakiś stan
mu się ustali, ale może to potrwać dłużej niż zwykle. Stąd
specyfikacje setup/hold time (jak długo przed/po zboczu zegara należy
zapewnić stabilne stany wejść). Dotyczy nie tylko uC, w sumie
wszystkiego od prostej logiki do FPGA. Czasem np. odczytywanie "w
locie" timera 8254 w PC-tach potrafi dawać dziwne wyniki, zależnie od
chipsetu.
Michoo
Guest
Sun Mar 10, 2013 2:55 pm
On 10.03.2013 12:50, M wrote:
Quote:
Problem zwie się "metastabilność" i jak najbardziej zdarza się w
praktyce.
Zgadza się.
Quote:
Bramka to może prosty przypadek,
W typowym cyfrowym układzie oznacza to zazwyczaj jedynie przekłamany
odczyt. W stopniu mocy (1/2 mostka H to przecież CMOS NOT) oznacza to
już dość widowiskowe fajerwerki bo oba tranzystory znajdują się w
zakresie liniowym.
W
Jakub Rakus
Guest
Sun Mar 10, 2013 9:59 pm
W dniu 10.03.2013 14:55, Michoo pisze:
Quote:
W typowym cyfrowym układzie oznacza to zazwyczaj jedynie przekłamany
odczyt. W stopniu mocy (1/2 mostka H to przecież CMOS NOT) oznacza to
już dość widowiskowe fajerwerki bo oba tranzystory znajdują się w
zakresie liniowym.
Dlatego też w napędach, przetwornicach, falownikach itepe dokłada się
pewien niewielki 'dead time' co by temu zapobiec. Aczkolwiek bez niego
też tak od razu fajerwerk się nie pojawi, najpierw będzie grzanie i
zwiększony pobór prądu. Ale co ja się będę właściwie produkował... niech
sobie pytający z ministerstwa identyfikatorów doczyta/dostudiuje...
--
Pozdrawiam
Jakub Rakus