Michał
Guest
Sat Dec 16, 2006 7:55 am
Witam wszystkich
Projektuje płytke w protelu 99se. W nim jest funkcja "Automatically Remove
Loops" która usuwa zapetlenia ścieżek. Czyli jeśli np. ścieżka masy tworzy
petlę, to protel usuwa ją automatycznie. Tu moje pytanie, czy są jakieś
konsekwencje takiej pentelki? Chodzi mi o zasilanie, czyli VCC i GND. Czy
będzie jakas różnica potencjałów, czy coś w tym stylu? Wydaje mi się, że
nie. W końcu na paru płytkach widziałem, że masą jest otoczona cała płytka i
problemów nie ma.
Drugie pytanie. Jak sprawdzić, czy wszystkie połączenia są już poprowadzone
na PCB? Chodzi mi o wykrycie tych cienkich linii sugerujących połączenie.
Mam dwustronną płytkę i czasem zdarzają się małe połaczenia np. masy dwóch
warstw, które nie są widoczne za bardzo i można te połaczenia pominąć
niechcący :/
Pozdrawiam
Paweł Więcek
Guest
Sat Dec 16, 2006 8:42 am
Thus wrote "Micha?" <sfsd@wp.pl>:
Quote:
konsekwencje takiej pentelki? Chodzi mi o zasilanie, czyli VCC i GND. Czy
bedzie jakas ró?nica potencja?ów, czy co? w tym stylu? Wydaje mi sie, ?e
Jeśli zrobisz ścieżki z nadprzewodnika to różnic potancjałów nie będzie :^P
Paweł
--
(___) | Pawel Wiecek ----------------- Coven / Svart --------------------- |
< o o > |
http://www.coven.vmh.net/ <coven@vmh.net> GSM: +48603240006 |
\ ^ / | GPG/PGP info in message headers * [ Debian GNU/Linux developer ] |
(") | * * * * Evil isn't all bad. * * * * |
Gregor
Guest
Sat Dec 16, 2006 9:21 am
Paweł Więcek napisal:
Quote:
Jeśli zrobisz ścieżki z nadprzewodnika to różnic potancjałów nie będzie :^P
Będą - wystarczy że zbuduje na tej "cud" płytce generator w.cz.
GRG
sobol
Guest
Sat Dec 16, 2006 9:48 am
Quote:
Drugie pytanie. Jak sprawdzić, czy wszystkie połączenia są już poprowadzone
na PCB? Chodzi mi o wykrycie tych cienkich linii sugerujących połączenie.
Mam dwustronną płytkę i czasem zdarzają się małe połaczenia np. masy dwóch
warstw, które nie są widoczne za bardzo i można te połaczenia pominąć
niechcący :/
ja robie to tak ze wylaczam wszsytkie warstwy poza obrysem plytki i
polaczeniami wtedy wyraznie widac gdzie nie ma polaczenia
sobol
Paweł Hadam
Guest
Sat Dec 16, 2006 10:02 am
sobol napisał(a):
Quote:
Drugie pytanie. Jak sprawdzić, czy wszystkie połączenia są już
poprowadzone na PCB? Chodzi mi o wykrycie tych cienkich linii
sugerujących połączenie. Mam dwustronną płytkę i czasem zdarzają się
małe połaczenia np. masy dwóch warstw, które nie są widoczne za bardzo
i można te połaczenia pominąć niechcący :/
ja robie to tak ze wylaczam wszsytkie warstwy poza obrysem plytki i
polaczeniami wtedy wyraznie widac gdzie nie ma polaczenia
A nie prościej odpalić DRC??
Michał
Guest
Sat Dec 16, 2006 10:40 am
Użytkownik "sobol" <soboTNIJl@charade.pl> napisał w wiadomości
news:em0btd$atp$1@atlantis.news.tpi.pl...
Quote:
ja robie to tak ze wylaczam wszsytkie warstwy poza obrysem plytki i
polaczeniami wtedy wyraznie widac gdzie nie ma polaczenia
Lepsze to od szukania braku połaczeń z wyswietlonymi warstwami, ale ma jeden
feler.
Właśnie rano znalazłem nie podłaczoną masę kondensatora przy scalaku.
Scalaki mam po obu stronach w tych samych miejscach, tak samo jak
kondensatory SMD. Dolny kondensator jest prawidłowo podpięty pod masę, górny
tylko z masą scalaka. Protel tak sobie obliczył, że najbliżej mu do masy
centralnie pionowo do drugiego kondensatora (czyli dość logicznie). Problem
w tym, że tego połaczenia nie zaznaczył nawet kropką :/
Pokombinuje z DRC, bo faktycznie o takie narzedzie mi chodzi.
Dziękuję i pozdrawiam
Paweł Hadam
Guest
Sat Dec 16, 2006 11:16 am
Michał napisał(a):
Quote:
Użytkownik "sobol" <soboTNIJl@charade.pl> napisał w wiadomości
news:em0btd$atp$1@atlantis.news.tpi.pl...
ja robie to tak ze wylaczam wszsytkie warstwy poza obrysem plytki i
polaczeniami wtedy wyraznie widac gdzie nie ma polaczenia
Lepsze to od szukania braku połaczeń z wyswietlonymi warstwami, ale ma jeden
feler.
Właśnie rano znalazłem nie podłaczoną masę kondensatora przy scalaku.
Scalaki mam po obu stronach w tych samych miejscach, tak samo jak
kondensatory SMD. Dolny kondensator jest prawidłowo podpięty pod masę, górny
tylko z masą scalaka. Protel tak sobie obliczył, że najbliżej mu do masy
centralnie pionowo do drugiego kondensatora (czyli dość logicznie). Problem
w tym, że tego połaczenia nie zaznaczył nawet kropką :/
Pokombinuje z DRC, bo faktycznie o takie narzedzie mi chodzi.
Zaznaczona opcja "Un-routed Net Constraints" (dla Protela 99se) załatwia
nawet najbardziej poukrywane przerwy. Pamiętaj, że jeśli masz w DRC
pozaznaczanych więcej opcji sprawdzania i masz tam jakieś błędy (tzn.
błędy z punktu widzenia ustawionych Rules, niekoniecznie twojego) i jest
ich dużo to drc zatrzyma się po ustawionej w "Stop when xxx violations
found" liczbie i może ci nie pokazać przerwanych połączeń. Dlatego albo
sprawdzaj wyłącznie przerwane połączenia, albo wpisz odpowiednio dużą
liczbę błędów do przeanalizowania.
Pozdrawiam,
Paweł.
EM
Guest
Sat Dec 16, 2006 12:45 pm
Quote:
Zaznaczona opcja "Un-routed Net Constraints" (dla Protela 99se) załatwia
nawet najbardziej poukrywane przerwy. Pamiętaj, że jeśli masz w DRC
pozaznaczanych więcej opcji sprawdzania i masz tam jakieś błędy (tzn.
błędy z punktu widzenia ustawionych Rules, niekoniecznie twojego) i jest
ich dużo to drc zatrzyma się po ustawionej w "Stop when xxx violations
found" liczbie i może ci nie pokazać przerwanych połączeń. Dlatego albo
sprawdzaj wyłącznie przerwane połączenia, albo wpisz odpowiednio dużą
liczbę błędów do przeanalizowania.
Dobrym zwyczajem jest doprowadzić do zerowej liczby błędów w DRC.
Czasem może to byc kłopotliwe, ale zwykle się da.
Podstawa to prawidłowe ustawienia w Rules
--
Pozdr
EM
ThomasN
Guest
Sat Dec 16, 2006 2:22 pm
Quote:
Projektuje płytke w protelu 99se. W nim jest funkcja "Automatically Remove
Loops" która usuwa zapetlenia ścieżek. Czyli jeśli np. ścieżka masy tworzy
petlę, to protel usuwa ją automatycznie. Tu moje pytanie, czy są jakieś
konsekwencje takiej pentelki? Chodzi mi o zasilanie, czyli VCC i GND. Czy
będzie jakas różnica potencjałów, czy coś w tym stylu? Wydaje mi się, że
nie. W końcu na paru płytkach widziałem, że masą jest otoczona cała płytka
i problemów nie ma.
Taka pętla zachowuje się jak jednozwojowa cewka, w której może się indukować
napięcie. Z tego samego powodu przewody się skręca ze sobą zamiast puszczać
luzem. Ogólnie mówiąc między dwoma punktami pętli może być różnica
potencjałów i to w dodatku zależna od tego środowiska zewnętrznego.
Quote:
Drugie pytanie. Jak sprawdzić, czy wszystkie połączenia są już
poprowadzone na PCB? Chodzi mi o wykrycie tych cienkich linii sugerujących
połączenie. Mam dwustronną płytkę i czasem zdarzają się małe połaczenia
np. masy dwóch warstw, które nie są widoczne za bardzo i można te
połaczenia pominąć niechcący :/
Uruchom z menu Tools, Design Rule Check. Program sprawdzi czy Rules jakie
ustawiłeś są spełnione.
Quote:
Pozdrawiam
ja też pozdrawiam
tn
J.F.
Guest
Sat Dec 16, 2006 5:32 pm
On Sat, 16 Dec 2006 14:22:58 +0100, ThomasN wrote:
Quote:
Taka pętla zachowuje się jak jednozwojowa cewka, w której może się indukować
napięcie. Z tego samego powodu przewody się skręca ze sobą zamiast puszczać
luzem. Ogólnie mówiąc między dwoma punktami pętli może być różnica
potencjałów i to w dodatku zależna od tego środowiska zewnętrznego.
Tylko dodajmy ze bez takich petli tez sie bedzie cos indukowalo
na drodze masa_wejscia-masa_wyjscia-wyjscie-wejscie.
Przy braku petli troche latwiej zapanowac mysla nad tym co sie w
ukladzie moze zdarzyc.
J.
ThomasN
Guest
Sat Dec 16, 2006 7:32 pm
Quote:
Tylko dodajmy ze bez takich petli tez sie bedzie cos indukowalo
na drodze masa_wejscia-masa_wyjscia-wyjscie-wejscie.
Przy braku petli troche latwiej zapanowac mysla nad tym co sie w
ukladzie moze zdarzyc.
To ja bym jeszcze polecił zainteresowanym cykl artykułów: "O paskudztwach i
czarodziejach, czyli zakłócenia w układach elektronicznych", było to w
2003/2004r. w edw. W necie też można ciekawe artykuły znaleźć.
pozdrawiam
tn
Paweł Hadam
Guest
Sat Dec 16, 2006 7:57 pm
EM napisał(a):
Quote:
found" liczbie i może ci nie pokazać przerwanych połączeń. Dlatego albo
sprawdzaj wyłącznie przerwane połączenia, albo wpisz odpowiednio dużą
liczbę błędów do przeanalizowania.
Dobrym zwyczajem jest doprowadzić do zerowej liczby błędów w DRC.
Czasem może to byc kłopotliwe, ale zwykle się da.
Podstawa to prawidłowe ustawienia w Rules
Zgadza się, ale na szybko prościej zignorować pozostałe "błędy"
Michał
Guest
Sun Dec 17, 2006 1:09 pm
Użytkownik "ThomasN" <jakis.adres@serwer.jakis.pl> napisał w wiadomości
news:em1e3b$lck$1@inews.gazeta.pl...
Quote:
To ja bym jeszcze polecił zainteresowanym cykl artykułów: "O paskudztwach
i
czarodziejach, czyli zakłócenia w układach elektronicznych", było to w
2003/2004r. w edw. W necie też można ciekawe artykuły znaleźć.
A gdzie można ściągnąć ten artykuł? W sieci wczoraj szukałem i niestety bez
powdzenia. EDW jeszcze nie udostępnia tego artykułu do pobrania.
Pozdrawiam
ThomasN
Guest
Sun Dec 17, 2006 2:36 pm
Quote:
To ja bym jeszcze polecił zainteresowanym cykl artykułów: "O paskudztwach
i
czarodziejach, czyli zakłócenia w układach elektronicznych", było to w
2003/2004r. w edw. W necie też można ciekawe artykuły znaleźć.
A gdzie można ściągnąć ten artykuł? W sieci wczoraj szukałem i niestety
bez powdzenia. EDW jeszcze nie udostępnia tego artykułu do pobrania.
Musiałbyś kupić archiwalne numery edw. Ja mam jedynie wersję papierową i to
bez jednego numeru :(
pozdrawiam
Piotr Gałka
Guest
Mon Dec 18, 2006 1:22 pm
Użytkownik "Michał" <sfsd@wp.pl> napisał w wiadomości
news:em3c8k$4u8$1@nemesis.news.tpi.pl...
Quote:
A gdzie można ściągnąć ten artykuł? W sieci wczoraj szukałem i niestety
bez powdzenia. EDW jeszcze nie udostępnia tego artykułu do pobrania.
Polecam tę stronę:
http://www.compliance-club.com/keith_armstrong.asp
P.G.