Jakie uC z pamięcią >512kB i reprogramowaniem 1-2s polecacie do karty pomiarowej?

On 16 Maj, 17:34, "MH" <logizn...@op.pl> wrote:
Witam ,

Najpierw opiszę co projektuję. Jest to rodzaj karty pomiarowej z 32
przetwornikami A/D (próbkowanie 50MHz/kanał) , dane z tych przetworników są
zbierane i transmitowane poprzez PCI do peceta.

32 kanały (8 bitów) * 50 MHz = 1,6 GB/s
Przepustowość najszybszej magistrali PCI: 533 MB/s, i to jest
magistrala 64-bitowa taktowana zegarem 66 MHz. Widział kto takie w
ogóle? Typowe mają 32 bity.

On 16/05/2010 16:34, MH wrote:
Witam ,

Najpierw opiszę co projektuję. Jest to rodzaj karty pomiarowej z 32
przetwornikami A/D (próbkowanie 50MHz/kanał) , dane z tych przetworników są
zbierane i transmitowane poprzez PCI do peceta. Wstępna obróbka danych jest
robiona na FPGA z pewnych względów. Pecet też ma kupę roboty : dalsza obróbka
zawiadowanie transmisją i takie tam..  Jednocześnie muszę w tym samym czasie
kontrolować pewne inne parametry innych układów , które są na pokładzie PCB.
Wpadłem na pomysł wykorzystania jakiegoś uC , któremu mógłbym zmieniać dane do
kontroli reszty , a więc musi być reprogramowalny w układzie, czas programowania
rzędu 1-2s , i pamięć programu/danych>=512kB.

Jak masz FPGA na tej plytce PCI, to wsadz procka w VHDLu, doloz kostke
SDRAMu, a program do procka laduj przez driver z PCta. IMO najprosciej
(pod wzgledem hardware).

--

U mnie jest jeszcze gorzej !!  32 kanały (12 bitów)  , co daje 2,4GB/s...
Stąd jak wcześniej napisałem wstępna obróbka jest wykonywana hardwarowo w FPGA ,
resztę robi pecet. Aż tak rąbnięty nie jestem , żeby popełnić tak sztubacki bląd..

Zgadza się , tak jest najprościej , ale czy najpewniej?? Nie testowałem procków
z opencores więc nie wiem czy na pewno wszystko działa jak trzeba i ile logiki z
FPGA to pożera.. Jeżeli masz jakieś doświadczenie w tej kwestii , podziel się
swoimi uwagami..

http://www.atmel.com/dyn/products/param_table_v2.asp?family_id=605&OrderBy=part_no&Direction=ASC

Oj chyba się z czasem programowania w 2s nie wyrobi.
Ja bym raczej poszedł w kierunku procka, który potrafi uruchamiać
program z pamięci RAM (czyli odpada większość LPC i SAMy). Wtedy czas
reprogramowania wyjdzie super szybko - a bootloader może program wciągać
choćby i z SPI.

Oczywiście chodziło mi o zewnętrzny RAM. W środku jest za mało (a miało
być min. 512KB AFAIR).

Rozważałem takie roziązanie już wcześniej. Problem jest taki , że musiałbym
modyfkować zewnętrzny ram via FPGA i zaczyna mi trochę robić się za dużo I/O.
Jasne , można dać większy FPGA , ale to już zaczyna niebezpiecznie kosztować.

Najpierw opiszę co projektuję. Jest to rodzaj karty pomiarowej z 32
przetwornikami A/D (próbkowanie 50MHz/kanał) , dane z tych przetworników
są
zbierane i transmitowane poprzez PCI do peceta. Wstępna obróbka danych
jest
robiona na FPGA z pewnych względów. Pecet też ma kupę roboty : dalsza
obróbka
zawiadowanie transmisją i takie tam.. Jednocześnie muszę w tym samym
czasie
kontrolować pewne inne parametry innych układów , które są na pokładzie
PCB.
Wpadłem na pomysł wykorzystania jakiegoś uC , któremu mógłbym zmieniać
dane do
kontroli reszty , a więc musi być reprogramowalny w układzie, czas
programowania
rzędu 1-2s , i pamięć programu/danych>=512kB.

Jakoś nic mi się nie udało wyguglać.. Jak coś macie , proszę o link.

Jak masz FPGA na tej plytce PCI, to wsadz procka w VHDLu, doloz kostke
SDRAMu, a program do procka laduj przez driver z PCta. IMO najprosciej
(pod wzgledem hardware).

Ależ oczywiście nie podłączasz RAMu prosto do FPGA. Prockowi dajesz
reset i gadasz z jego bootloaderem (przez co lubisz - SPI, UART itp).
Procek sam wciska odebrane dane do RAMu. I teraz dwie wersje - albo
weźmiesz procka z Flashem, któremu dodatkowo można podczepić SRAM (i
wtedy dowolnie wymyślasz jego bootloader aby gadał z FPGA, może być
nawet magistralą 4 lub 8-bitową + stroby) - albo w drugiej wersji
bierzesz procka bez wewn. Flasha i korzystasz z możliwości bootloadera
ROM'owego.

Zresztą napisz gdzie właściwie chcesz trzymać n alternatywnych wsadów do
procka? Za każdym razem pobierane są z komputera gadającego z FPGA?

"MH" <logiznam2@op.pl> wrote in message
news:3461.00002998.4bf010a2@newsgate.onet.pl...
Najpierw opiszę co projektuję. Jest to rodzaj karty pomiarowej z 32
przetwornikami A/D (próbkowanie 50MHz/kanał) , dane z tych przetworników
są
zbierane i transmitowane poprzez PCI do peceta. Wstępna obróbka danych
jest
robiona na FPGA z pewnych względów. Pecet też ma kupę roboty : dalsza
obróbka
zawiadowanie transmisją i takie tam..  Jednocześnie muszę w tym samym
czasie
kontrolować pewne inne parametry innych układów , które są na pokładzie
PCB.
Wpadłem na pomysł wykorzystania jakiegoś uC , któremu mógłbym zmieniać
dane do
kontroli reszty , a więc musi być reprogramowalny w układzie, czas
programowania
rzędu 1-2s , i pamięć programu/danych>=512kB.

Jakoś nic mi się nie udało wyguglać.. Jak coś macie , proszę o link.

Jeśli już będziesz miał FPGA to czemu nie dasz większego i nie wsadzisz
procka do środka? Altera robi fajne FPGA serii Cyclone (dziś już seria III)
i do nich można wsadzić 32-bitowy procek Nios2. Większe kostki FPGA
mają sporo pamięci ram w środku. Kod mogą ładować z taniej pamięci CFI.

Jeśli już będziesz miał FPGA to czemu nie dasz większego i nie wsadzisz
procka do środka? Altera robi fajne FPGA serii Cyclone (dziś już seria III)
i do nich można wsadzić 32-bitowy procek Nios2. Większe kostki FPGA
mają sporo pamięci ram w środku. Kod mogą ładować z taniej pamięci CFI.


Ja co prawda robię na Xilinx'ie , ale ponieważ całość jest jeszcze w fazie
projektu , dlaczego nie Altera?? Sądzę , że cały ten bajzel można zapakować do
EP3C120. Jak kształtują się ceny układów Altery?? Tak mniej więcej ...

U mnie jest jeszcze gorzej !! 32 kanały (12 bitów) , co daje 2,4GB/s...
Stąd jak wcześniej napisałem wstępna obróbka jest wykonywana hardwarowo w FPGA ,
resztę robi pecet. Aż tak rąbnięty nie jestem , żeby popełnić tak sztubacki bląd..

MH

On 18/05/2010 10:20, MH wrote:
Jeśli już będziesz miał FPGA to czemu nie dasz większego i nie wsadzisz
procka do środka? Altera robi fajne FPGA serii Cyclone (dziś już seria
III)
i do nich można wsadzić 32-bitowy procek Nios2. Większe kostki FPGA
mają sporo pamięci ram w środku. Kod mogą ładować z taniej pamięci CFI.


Ja co prawda robię na Xilinx'ie , ale ponieważ całość jest jeszcze w
fazie
projektu , dlaczego nie Altera?? Sądzę , że cały ten bajzel można
zapakować do
EP3C120. Jak kształtują się ceny układów Altery?? Tak mniej więcej ...

Znosnie.
W mniejszych troche placisz za pamiec szeregowa EPCS do konfiguracji,
wieksze laduja config z flasha CFI.

ATSD Pszemol, to juz jest C4...

MH wrote:

U mnie jest jeszcze gorzej !! 32 kanały (12 bitów) , co daje 2,4GB/s...
Stąd jak wcześniej napisałem wstępna obróbka jest wykonywana hardwarowo w FPGA ,
resztę robi pecet. Aż tak rąbnięty nie jestem , żeby popełnić tak sztubacki bląd..

MH

Szczerze mówiąc średnio wyobrażam sobie podłączenie do jednego FPGA
32 przetworników @ 12 bit i koszących @ 50Ms/s.
Albo wychodzi mi bardzo dużo pinów (>400), albo nierealnie wysokie częstotliwości
na multipleskowanej magistrali do nich.

MH wrote:

U mnie jest jeszcze gorzej !!  32 kanały (12 bitów)  , co daje 2,4GB/s...
Stąd jak wcześniej napisałem wstępna obróbka jest wykonywana hardwarowo w FPGA ,
resztę robi pecet. Aż tak rąbnięty nie jestem , żeby popełnić tak sztubacki
bląd..

MH

Szczerze mówiąc średnio wyobrażam sobie podłączenie do jednego FPGA
32 przetworników @ 12 bit i koszących @ 50Ms/s.
Albo wychodzi mi bardzo dużo pinów (>400), albo nierealnie wysokie częstotliwości
na multipleskowanej magistrali do nich.

Coś mi się wydaje , że kolega nie jest na bieżąco. Jakie 400 pinów ?!
Na n-bitowy przetwornik potrzeba 4 piny !! Dane (LVDS) 2 piny , zegarek-1 pin ,
FRAME - 1 pin. Jakie nierealne częstotliwości ?! 12*50MHz=600MHz. Każdy
Virtex-2 łyka to bez problemu !! SPRAWDZONE PRAKTYCZNIE !!