ToTylkoJa
Guest
Fri Mar 04, 2011 2:40 pm
Witam
Przejrzałem pdf-a o pamięci synchronicznej DRAM i nie rozumiem po co
wprowadzono / wymyślono takie pamięci. Kiedyś do ATARI ST dołożyłem więcej
pamięci. Wtedy wydawało mi się że do sterowania pamięcią w zupełności
wystarczy sygnał -RAS, -CAS i -WR, oczywiście też dane i multiplekserowany
adres. A teraz Do standardowych sygnałów -RAS, -CAS, -WR dołożono jeszcze
CLK i CKEN i powiedziano że CAS i RAS mają się zmieniać synchronicznie z
zegarem. To na czym polega ten zysk i ulepszenie? Niestety cały pdf
oczywiście jest po angielsku i pewnie dlatego czegoś nie zrozumiałem.
pozdrawiam MArek
MH
Guest
Fri Mar 04, 2011 8:59 pm
ToTylkoJa <marek.b@nie.chce.tego.poczta.fm> napisał(a):
Quote:
Witam
Przejrza�em pdf-a o pami�ci synchronicznej DRAM i nie rozumiem po co
wprowadzono / wymy�lono takie pami�ci. Kiedy� do ATARI ST do�oşy�em wi�c
ej
pami�ci. Wtedy wydawa�o mi si� şe do sterowania pami�ci� w zupe�no�ci
wystarczy sygna� -RAS, -CAS i -WR, oczywi�cie teş dane i multiplekserowany
adres. A teraz Do standardowych sygna�ów -RAS, -CAS, -WR do�oşono jeszcze
CLK i CKEN i powiedziano şe CAS i RAS maj� si� zmienia� synchronicznie z
zegarem. To na czym polega ten zysk i ulepszenie? Niestety ca�y pdf
oczywi�cie jest po angielsku i pewnie dlatego czego� nie zrozumia�em.
pozdrawiam MArek
==============
A pamiętasz jak często wieszały się wówczas pecety napędzane zegarem rzędu
10-12MHz? RAS i CAS były często robione na RC , wystarczyła zmiana temperatury
, aby zmnieniła się stała czasowa , no i wszystko szło w maliny.
Rozwiązaniem są układy synchroniczne w których wszelkie sygnały z określonymi
restrykcjami czasowymi są uzależnione od CLK. Przy częstotliwościach na jakich
dzisiaj jeździmy , układ asynchroniczny nie ma prawa w praktyce działać.
MH
--
Wysłano z serwisu Usenet w portalu Gazeta.pl ->
http://www.gazeta.pl/usenet/
ToTylkoJa
Guest
Fri Mar 04, 2011 9:09 pm
MH wrote:
[ciach]
Quote:
A pamiętasz jak często wieszały się wówczas pecety
napędzane zegarem rzędu
10-12MHz?
moim skromnym zdaniem nie częściej niż te dzisiejsze.
Quote:
RAS i CAS były często robione na RC , wystarczyła
zmiana
temperatury , aby zmnieniła się stała czasowa , no i
Tak było w spektrusiu i to było żle robione. Nikt nie
bronił i np w ST lub Amiga CAS i RAS był generowany
przez specjalizowany układ (chyba wręcz MMU) na
podstawie zegara systemowego. Tam wszelkie opóźnienia
były generowane z zegara i były zawsze stabilne.
Quote:
wszystko szło w
maliny. Rozwiązaniem są układy synchroniczne w
których wszelkie sygnały z
określonymi restrykcjami czasowymi są uzależnione od
CLK. Przy
częstotliwościach na jakich dzisiaj jeździmy , układ
asynchroniczny nie ma
prawa w praktyce działać.
Niech CAS i RAS są generowane synchronicznie do
jakiegoś zegara. Nadal nie rozumię dlaczego ten zegar
ma być dołączony do pamięci. Prost przykład UART
generuje sygnału RS-a w oparciu o kwarc a nie układ RC.
Układ odbiorczy nie wymaga sygnalu CLK aby odebrać
poprawnie wygenerowany sygnał.
pozdrawim MArek
Zbych
Guest
Fri Mar 04, 2011 9:35 pm
W dniu 2011-03-04 21:09, ToTylkoJa pisze:
Quote:
Niech CAS i RAS są generowane synchronicznie do
jakiegoś zegara. Nadal nie rozumię dlaczego ten zegar
ma być dołączony do pamięci.
Dlatego, że dzisiaj pamięć to jest układ potokowy. W czasie gdy jedna
dana jest wysyłana na zewnątrz, to już następne wiersze są pobierane z
bebechów pamięci. A do tego przydaje się zegar (najlepiej wielofazowy).
Prost przykład UART
Quote:
generuje sygnału RS-a w oparciu o kwarc a nie układ RC.
Układ odbiorczy nie wymaga sygnalu CLK aby odebrać
poprawnie wygenerowany sygnał.
A z jaką prędkością działa UART?