Jaką pamięć statyczną CMOS RAM wybrać do projektu z ADC ADS 1605 i Atmega128?

Mon Jun 18, 2007 10:43 am   

Mam kolejny problem, troche zielony jestem w standardach (choc na teorii
sie troche znam) i mam projekt na tapecie.
Chodzi o zrobienie samplera (ADC), ktory sciagnie milion 16-to bajtowych
probek w sekunde i wpakuje je do pamieci a potem spokojnie wysle jedna
po drugiej do komputera.
przetwornik juz jakis wybralem: ADS 1605 (chyba, ze macie namiary na
jakis sensowny, sprawdzony 16-bit z rownoleglym interfejsem - szybkosc!
i dajacy sie kupic bez placenia 30 dolcow za przesylke z USA?).
Teraz sie zastanawiam skad skombinowac pamiec, ktora to polknie.
chcialbym moc pociagnac kilka sekund pomiaru, wiec potrzebuje
2MB/sekunde, w sumie, powiedzmy, 6 - 10 MB statycznego CMOS RAM-u.
Chyba, ze macie jakies lepsze propozycje.
Guglam za pamieciami, guglam, ale wszystko co maja to jakies kosteczki
po kilka, kilkanascie KB. Dobra, zlozenie bloku pamieci z kilkunastu
kostek mnie nie przeraza, ale kilkaset kostek to juz za duzo.
A moze daloby sie pamieci komputerowej uzyc (jak?).
Moze macie jakis pomysl?
Mam ochote to sterowac Atmega128 (dzieki, juz dziala jak marzenie, nawet
umiem to zaprogramowac w asemblerze), ew. plus jakies uklady
kombinacyjne, liczniki adresowe, takie tam cuda - wianki, powinienem
sobie dac rady, 1 MHz to jeszcze nie jest jakis superwyczyn, choc trzeba
uwazac.
Wiem, mozna kupic za 3 tys. karte pomiarowa, juz tego sprobowalem.
Porazka. To jakas szajskarta. Chodzi to-to tylko pod wingroza, producent
za tajnosc protokolow sterowania umiera jak my za system pierwiaskowy
(oczywiscie, moze napisac oprogramowanie, jakie sobie zazyczymy, jesli
default nam nie odpowiada) no i przesluch miedzy kanalami jest jakis
koszmarny. Nawet na skrzynce i kablu producenta. Konkretnie skopali
egzemplarz.
Mozna liczyc na dobre slowo, czy chocby na naprowadzenie na temat w
kwestii pamieci - skad i jakie?
A moze da sie to zrobic tak, zeby z prztwornika jakos przez USB wysylac
sample on - line do komputera (choc zalezy mi na mozliwosci budowania
nastepnych kanalow i pomiarze synchronicznym, tak wiec ostatnia opcja
moglaby byc jako wariant).
Pzdr,
POKREC.

Mon Jun 18, 2007 10:55 am   

sa SRAM 1Mx16, robi je np Cypress
proponujeu zyc dowolnego CPLD i jesli nie znasz zadnego HDL, to namalowac w
schematicu
majac CPLD, mozesz uyc darmowego kontrolera SDRAM wraz z takowa pamiecia.

Mon Jun 18, 2007 11:04 am   

"POKREC" <ktokolwiek@gdziekolwiek.com> wrote in message
news:f55k3l$h6m$1@news.onet.pl...

http://tme.pl/uklad-scalony-sram-llp-5v-1mx8-55ns-tsop44-2/arts/pl/a04/62256alj-10-smd.html

choc ja bym wolal wziasc jakiegos DRAM na module PS2 (zlacze wypruc ze
starego mobo) i dorobic obsluge odswiezania korzystajac z faktu ze
wszystkie pamieci od 256Kb maja wbudowany licznik... nazywa sie toto CBR
refresh (CAS before RAS).

Mon Jun 18, 2007 1:43 pm   

PAndy wrote:

Poczytalem sobie np, to:
http://www.myplace.nu/avr/dram/index.htm
Jaspers tam opisuje jak sklonil atmegie do kolaboracji z dramem, i
osiaga predkosci rzedu 300 kB/sec. A ja chce 2 MB/sec. I chyba jednak
pokombinuje ze SRAM-em (mam lekko zerowe doswiadczenie w pamieciach -
wszystko przede mna). Owszem, gdyby nie czas dostepu - rozwazalbym
DRAM-a - w koncu to zapewnia np. jakies 5 minut samplowania z
czestotliwoscia 1 MHz - bajka. Ale...
Dzieki za odzew.
Pzdr,
POKREC.

Mon Jun 18, 2007 1:47 pm   

Greg(G.Kasprowicz) wrote:

Dzieki, ale Twoja odpowiedz brzmi dla mnie jak kod Da Vinci . Jesli
to ma oznaczac, ze skoro tego nie rozumiem, to nie mam szans zrobic tego
ustrojstwa, to prosze o jakas naprowadzke na literature albo hasla do
wejscia w gugla. Slowo "poddac sie" nie istnieje w moim slowniku. Chyba,
ze okolicznosci zewnetrzne sie zmienia.
Pzdr,
POKREC.

Mon Jun 18, 2007 1:53 pm   

POKREC wrote:


Sorry, zapomnialem, ze jest wikipedia. Juz mi sie rozjasnilo.
przepraszam
Na razie nie bede minimalizowal kosztow - robie dla siebie, pojedyncza
sztuke, wiec pare mega SRAM-u nie jest jakims wielkim problemem. A
odpada mnostwo dziabania. Dzieki jeszcze raz!
POKREC.

Mon Jun 18, 2007 3:39 pm   

"POKREC" <ktokolwiek@gdziekolwiek.com> wrote in message
news:f55um0$mp5$1@news.onet.pl...


ale to dlatego ze przyjal taka a nie inna koncepcje odwsiezania no i
mysle ze dolozenie kilku prostych ttl spowodowaloby znaczne zmniejszenie
narzutow na czas procesora... - nikt ci nie zabroni takiego ulozenia
adresow by miec gwarancje ze zawsze wykonasz odswiezanie wiersza... poza
tym PS2 ma 32 bity wiec mozna o polowe zmniejszyc predkosc wymiany
danych z modulem...

Mon Jun 18, 2007 4:18 pm   

przeciez DRAMy mialy czas dostepu rzedu 50ns..
1MHZ to dla nich zaden problem rejestrowac

A co ci szkodzi wziasc wiekszy procesor, np ARM z wbudowanym kontrolerem
SDRAM (np Philips) i ladowac dane jak sie chce?
do tego masz wiekszy wybor ADC, bo wiekszosc nowych ma szeregowa transmisje,
a taki ARM ma szybkie SPI
prostsze to niz dlubanie kontrolera starych DRAM na piechote