Stachu Chebel
Guest
Tue Mar 05, 2013 6:48 pm
Witam,
Znacie jakąś automatyczną tłumaczkę ze struktutalnego VHDL na schemat?
Googlałem i nic..
MiSter
Guest
Tue Mar 05, 2013 9:18 pm
Quote:
Znacie jakąś automatyczną tłumaczkę ze struktutalnego VHDL na schemat?
Googlałem i nic..
W ISE masz możliwość wygenerowania schematu technologicznego z projektu
HDL-owego.
MiSter
Stachu Chebel
Guest
Wed Mar 06, 2013 1:16 am
On 5 Mar, 21:18, "MiSter" <BLABLA...@WP.PL> wrote:
Quote:
Znacie jakąś automatyczną tłumaczkę ze struktutalnego VHDL na schemat?
Googlałem i nic..
W ISE masz możliwość wygenerowania schematu technologicznego z projektu
HDL-owego.
Mnie interesuje RTL. Też jest w ISE, ale robi jakieś chece. Mam
źródło, które używa między innymi ISERDES2. Na schemacie wygenerowanym
przez ISE nie ma tego prymitywa!! Dlaczego? Diabły wiedzą...
MiSter
Guest
Wed Mar 06, 2013 8:40 pm
Quote:
W ISE masz możliwość wygenerowania schematu technologicznego z projektu
HDL-owego.
Mnie interesuje RTL. Też jest w ISE, ale robi jakieś chece. Mam
źródło, które używa między innymi ISERDES2. Na schemacie wygenerowanym
przez ISE nie ma tego prymitywa!! Dlaczego? Diabły wiedzą...
Pewnie optymalizacja syntezy zadziałała...
A w realu działa coś?
MiSter