NOWY TEMAT
elektroda NewsGroups Forum Index - Elektronika Polska - Jak wykorzystać piny JTAG w Xilinx XPLA3 jako I/O z portem Port_EN?
Konop
Guest
Guest
Sun Nov 25, 2007 11:41 pm
Witam!!
Chciałem zrobić pewien układ wykorzystujący piny JTAGa jako normalne
I/O... . Czytałem Data Sheeta całej rodziny XPLA3 i jest jak byk
napisane, że piny te można używać jako I/O, do wyboru trybu służy pin
Port_EN. Więc zadowolony zacząłem pisać prosty kod dla XC3064XL:
C2(11) <= C1(3);
C2 jest wyjściem OUT typu STD_LOGIC_VECTOR, a C1 jest wejściem IN typu
STD_LOGIC_VECTOR i element nr 3 przypisany jest do pinu 32 (TCK). I oto
co wyrzuca mi ISE WebPack w czasie FITowania:
"Cannot assign Input Pin C1<3> to Pin 32 (FB3_1). This pin does not
support the functionality of that signal."
Wygląda na to, że jednak piny JTAGa nie mają pełnej funkcjonalności
I/O... ale czy to takie trudne SKOPIOWAĆ zawartość tego pinu na inny??
... Zapewne trzeba zrobić jakiś trick w stylu inny typ niż STD_LOGIC
czy coś... może ktoś ma jakieś doświadczenie i może pomóc?? Będę wdzięczny!!
Pozdrawiam!!
Konop
Konop
Guest
Guest
Mon Nov 26, 2007 10:53 am
Quote:
Chciałem zrobić pewien układ wykorzystujący piny JTAGa jako normalne
I/O... . Czytałem Data Sheeta całej rodziny XPLA3 i jest jak byk
napisane, że piny te można używać jako I/O, do wyboru trybu służy pin
Port_EN. Więc zadowolony zacząłem pisać prosty kod dla XC3064XL:
C2(11) <= C1(3);
C2 jest wyjściem OUT typu STD_LOGIC_VECTOR, a C1 jest wejściem IN typu
STD_LOGIC_VECTOR i element nr 3 przypisany jest do pinu 32 (TCK). I oto
co wyrzuca mi ISE WebPack w czasie FITowania:
"Cannot assign Input Pin C1<3> to Pin 32 (FB3_1). This pin does not
support the functionality of that signal."
Wygląda na to, że jednak piny JTAGa nie mają pełnej funkcjonalności
I/O... ale czy to takie trudne SKOPIOWAĆ zawartość tego pinu na inny??
... Zapewne trzeba zrobić jakiś trick w stylu inny typ niż STD_LOGIC
czy coś... może ktoś ma jakieś doświadczenie i może pomóc?? Będę
wdzięczny!!
I/O... . Czytałem Data Sheeta całej rodziny XPLA3 i jest jak byk
napisane, że piny te można używać jako I/O, do wyboru trybu służy pin
Port_EN. Więc zadowolony zacząłem pisać prosty kod dla XC3064XL:
C2(11) <= C1(3);
C2 jest wyjściem OUT typu STD_LOGIC_VECTOR, a C1 jest wejściem IN typu
STD_LOGIC_VECTOR i element nr 3 przypisany jest do pinu 32 (TCK). I oto
co wyrzuca mi ISE WebPack w czasie FITowania:
"Cannot assign Input Pin C1<3> to Pin 32 (FB3_1). This pin does not
support the functionality of that signal."
Wygląda na to, że jednak piny JTAGa nie mają pełnej funkcjonalności
I/O... ale czy to takie trudne SKOPIOWAĆ zawartość tego pinu na inny??
... Zapewne trzeba zrobić jakiś trick w stylu inny typ niż STD_LOGIC
czy coś... może ktoś ma jakieś doświadczenie i może pomóc?? Będę
wdzięczny!!
Witam!!
Rozszyfrowałem i zostawiam odpowiedź dla potomnych!! Trzeba wejść we
właściwości procesu FIT, na dole przełączyć tryb Standard na Advanced i
gdzieś wyłączyć Reserve ISP Pin czy jakoś tak
... Wczoraj już późno
było i nie zauważyłem tego pola wyboru Standard/Advanced i dlatego nie
umiałem sobie z tym poradzić
...
Pozdrawiam!!
Konop
elektroda NewsGroups Forum Index - Elektronika Polska - Jak wykorzystać piny JTAG w Xilinx XPLA3 jako I/O z portem Port_EN?