mirek
Guest
Wed Oct 06, 2004 4:30 pm
Witajcie,
Interesuje mnie następująca rzecz: w jaki sposób Intel, AMD, Texas
Instruments... projektują procesory RISC, DSP... Zetknąłem się bowiem z
dwiema skrajnymi teoriami/domysłami - pierwsza to taka, że korzysta się z
VHDL lub innych języków HDL wraz z optymalizacją newralgicznych fragmentów
architektury, a druga teoria, że przy projektowaniu np. Intel korzysta z
zupełnie innych metod, które nie są jak dotąd opublikowane (być może o
bardziej posunięte technologicznie niż HDL).
Czy ktoś z was spotkał się ze sprawdzonymi informacjami na ten temat? Gdzie
można szukać w internecie źródeł, informacji...? Jednyną informację jaką
posiadam w tym temacie (banalną i oczywistą zresztą), jest to, że AVR
Atmelka był w całości opisany w VHDL.
Druga rzecz, której szukam: gdzie można odnaleźć praktyczne porady,
wskazówki na temat projektowania układów RISC/DSP. W jaki sposób, jakimi
technikami optymalizuje się budowę wewnętrzną takich układów, jak
zaimplementować wydajnie przetwarzanie potokowe? Głównie szukam materiałów,
gotowe biblioteki komponentów IP prostych procesorów (jak np.'51), ale
analiza opisu HDL jest stosunkowo skomplikowana i trudno wywnoskować na ich
podstawie ogólnych metod. W literaturze, którą posiadam w wersji papierowej
na temat VHDL/RISC (książek Kalisza, Metzgera, Zwolińskiego) znajduje się
jedynie podstawa języka, synteza logiczna, brak natomiast omówienia metod
praktycznego realizowania i optymalizowania jednostek uP.
Pozdrawiam i gorąco zachęcam do dyskusji
Mirek
Marek Dzwonnik
Guest
Wed Oct 06, 2004 7:15 pm
Użytkownik "mirek" <kosa51@poczta.onet.pl> napisał w wiadomości
news:ck1a8s$nnc$1@news.onet.pl
Quote:
Głównie szukam
materiałów, gotowe biblioteki komponentów IP prostych procesorów (jak
np.'51),
http://www.opencores.org/
??
--
MDz
Adam Dybkowski
Guest
Wed Oct 06, 2004 9:45 pm
mirek wrote:
Quote:
Interesuje mnie następująca rzecz: w jaki sposób Intel, AMD, Texas
Instruments... projektują procesory RISC, DSP
Jakiś czas temu czytałem dość pokaźny opis projektantów DSP EMU10K1 (w
Sound Blaster Live!) - napisali, że wszystko najpierw powstało w VHDL,
przesymulowali i wrzucili do FPGA. Wsadzili kartę opartą na tym FPGA do
specjalnie spreparowanego peceta z kilkukrotnie zwolnioną magistralą PCI
(z taktowaniem 33MHz nie wyrabiał ten FPGA). Po testach i niezbędnych
zmianach zamówili ASICa opartego na tym kodzie VHDL.
W praktyce często robi się tak, że fitter zamienia skompilowany VHDL w
strukturę logiczną (maski), a niektóre powtarzające się elementy są
dopieszczane ręcznie (np. pamięci - wystarczy zaprojektować optymalnie
blok komórek i go powielić). Na pewno nikt w Intelu nie wpadł na pomysł
rysowania ręcznie wielu milionów tranzystorów. Raczej posiedzieli nad
optymalizacją własnego fittera układającego tranzystory w scalaku.
--
Adam Dybkowski
adybkows@amwaw.edu.pl
http://www.amwaw.edu.pl/~adybkows/