RTV forum PL | NewsGroups PL

Jak efektywnie przesyłać dane między FPGA Altery za pomocą LVDS?

LVDS miedzy fpga altery

NOWY TEMAT

elektroda NewsGroups Forum Index - Elektronika Polska - Jak efektywnie przesyłać dane między FPGA Altery za pomocą LVDS?

JA
Guest

Wed Jan 17, 2007 4:58 pm   



witam,

ktos probowal przesylac dane miedzy fpga altery
za pomoca lvds [zeby na pinach zaoszczedzic] ?

nie moga nic sensownego znalezc w googlach,
a proby z symulatorem wypadaja nedznie;

JA



--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Greg(G.Kasprowicz)
Guest

Wed Jan 17, 2007 5:18 pm   



Quote:

ktos probowal przesylac dane miedzy fpga altery
za pomoca lvds [zeby na pinach zaoszczedzic] ?
tak, glwonie pomiedzy ADC oraz SERDES, czesto ponad 200Mhz

chodzi bez problemo, duzo latwiejsze niz LVPECL i zre mniej pradu.

Quote:

nie moga nic sensownego znalezc w googlach,
a proby z symulatorem wypadaja nedznie;


eno, jest kilka not aplikacyjnych na steronie Altery, ktore wszystko
wyjasniaja
jest cala masa na necie, szczegolnie noty Nationala oraz Pericom

np tutaj masz cala ksiege o LVDS, w 5 czesciach
http://www.national.com/appinfo/lvds/

JA
Guest

Wed Jan 17, 2007 5:42 pm   



Quote:
jest kilka not aplikacyjnych na steronie Altery,
ktore wszystko wyjasniaja

moze slepy jestem ...
mnie chodzi o polaczenie dwoch stratix2 miedzy soba;

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Greg(G.Kasprowicz)
Guest

Wed Jan 17, 2007 5:54 pm   



Quote:

jest kilka not aplikacyjnych na steronie Altery,
ktore wszystko wyjasniaja

moze slepy jestem ...
mnie chodzi o polaczenie dwoch stratix2 miedzy soba;

jest nota o implementowaniu SER/DES w FPGA...
i chyba wiecej Ci nei potrzeba?

JA
Guest

Thu Jan 18, 2007 1:18 am   



Greg(G.Kasprowicz) wrote:

Quote:
jest nota o implementowaniu SER/DES w FPGA...
i chyba wiecej Ci nie potrzeba?

nie znalazlem dokumentu pt.
'mamy 2 fpga i laczymy je ze soba'

zrobilem serial, deserial, przesymulowalem
serial i jego wyjscia skopiowalem jako wejscia
do deserial - i wyglada kiepsko;
moze za krotko czytalem manual i noty;

JA

Greg(G.Kasprowicz)
Guest

Thu Jan 18, 2007 10:55 am   



Quote:

jest nota o implementowaniu SER/DES w FPGA...
i chyba wiecej Ci nie potrzeba?

nie znalazlem dokumentu pt.
'mamy 2 fpga i laczymy je ze soba'

zrobilem serial, deserial, przesymulowalem
serial i jego wyjscia skopiowalem jako wejscia
do deserial - i wyglada kiepsko;
moze za krotko czytalem manual i noty;

a dokladnie jaki problem masz?
w czym symulowales? funkcjonalnie czy z timingami?

JA
Guest

Thu Jan 18, 2007 1:53 pm   



Greg:

Quote:
a dokladnie jaki problem masz?

chyba juz nie mam, kolega zza sciany juz to
testowal w hardware, tyle, ze jest teraz na urlopie;

Quote:
w czym symulowales? funkcjonalnie czy z timingami?

timing, symulator quartusa;

dzieki za zainteresowanie i odzew;

JA


--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

elektroda NewsGroups Forum Index - Elektronika Polska - Jak efektywnie przesyłać dane między FPGA Altery za pomocą LVDS?

NOWY TEMAT

Regulamin - Zasady uzytkowania Polityka prywatnosci Kontakt RTV map News map