NOWY TEMAT
elektroda NewsGroups Forum Index - Elektronika Polska - Jak działają FPGA? Fizyczne bramki czy wirtualne środowisko programowe?
[g.d.]
Guest
Guest
Fri Nov 07, 2008 5:46 pm
Adam Dybkowski <adybkows12@45wp.pl> napisał(a):
Quote:
Eee tam, zarówno w układach FPGA, jak i procesorach, istnieją conajwyżej
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia. Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/
MH
Guest
Guest
Sat Nov 08, 2008 1:09 am
Quote:
Adam Dybkowski <adybkows12@45wp.pl> napisał(a):
Eee tam, zarówno w układach FPGA, jak i procesorach, istnieją conajwyżej
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Eee tam, zarówno w układach FPGA, jak i procesorach, istnieją conajwyżej
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Nie rozumiem co masz na myśli ..
Quote:
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
od kilkudziesięciu do kilkuset bitów. Dowolną funkcję logiczną np. 5-ciu
zmiennych , chocby nie wiem jak byłaby ta funkcja "popaprana" można zrealizowac
na 32-bitowej pamięci. FPGA jest zbudowana z "chmury" CLB (Configurable Logic
Block) , w którego skład wchodzi owa pamięc , parę multiplekserów i
przerzutników. Każda LUT w obrębie CLB może byc wykorzystana zarówno jako zwykła
pamięc RAM jak i "generator" dowolnej funkcji logicznej. Dalej , pomiędzy
matrycą CLB przebiega siec "drutów" , które mogą byc ze sobą łączone za pomocą
FET'ów znajdujących się na węzłach poziomych i pionowych. Sterowanie bramek
FET'ów jest zrealizowane za pomocą odrębnej pamięci , tzw. Configuration Memory.
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są wykorzystywane w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze FPGA !!!
MH
--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl
J.F.
Guest
Guest
Sat Nov 08, 2008 9:16 am
On Sat, 08 Nov 2008 01:09:50 +0100, MH wrote:
Quote:
Adam Dybkowski <adybkows12@45wp.pl> napisał(a):
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
a taka pamiec RAM to zbudowana jest z ... tranzystorow ? :-)
Quote:
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są wykorzystywane w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze FPGA !!!
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są wykorzystywane w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze FPGA !!!
Byly takie .. w zasadzie tez FPGA, Actela, gdzie bloki logiczne byly
proste, na poziomie kilku bramek, ale bylo ich duzo.
Do tego polaczenia na przepalanych "antifuse".
J.
tomny
Guest
Guest
Sat Nov 08, 2008 6:00 pm
Quote:
Fajne Xilinx ma dffy dual-edge, tylko nie doczytalem czy mozna nad tym
recznie zapanowac, czy skazani jestesmy na sprytnosc kompilatora.
recznie zapanowac, czy skazani jestesmy na sprytnosc kompilatora.
Dla CoolRunner-II, jeżeli chcesz reakcji na zbocze narastające to piszesz:
"if (clk'event) and (clk = '1')" then... a jeżeli na oba
zbocza to: "if (clk'event) then" - proste - pełna kontrola.
pozdrawiam
tn
[g.d.]
Guest
Guest
Mon Nov 10, 2008 5:46 pm
MH <logiznam@op.pl> napisał(a):
Quote:
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/
CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Nie rozumiem co masz na myśli ..
CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Nie rozumiem co masz na myśli ..
No wlasnie widze ze nie rozumiesz. Zaleznie od poziomu abstrakcji pamiec
można uważać za zlozona z bramek, chocby pelnily jedynie funkcje dekoder
adresowego, jak rowniez tak jak napisales mozna CLB uzyc jak ""generator"
dowolnej funkcji logicznej". Ot, co mam na mysli.
Quote:
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
od kilkudziesięciu do kilkuset bitów. Dowolną funkcję logiczną np. 5-ciu
zmiennych , chocby nie wiem jak byłaby ta funkcja "popaprana" można
zrealizowac
...
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są
wykorzystywane
w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze
FPGA !!!
Brawo ! ma Pan zaliczenie !
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
od kilkudziesięciu do kilkuset bitów. Dowolną funkcję logiczną np. 5-ciu
zmiennych , chocby nie wiem jak byłaby ta funkcja "popaprana" można
zrealizowac
...
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są
wykorzystywane
w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze
FPGA !!!
Brawo ! ma Pan zaliczenie !
Odpowiadam jedynie przez grzecznosc, nie mam ochoty na rozwijanie tego
tematu. :-)
--
Pozdrawiam,
[g.d.]
--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/
MH
Guest
Guest
Mon Nov 10, 2008 8:16 pm
Quote:
MH <logiznam@op.pl> napisał(a):
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/
CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Nie rozumiem co masz na myśli ..
No wlasnie widze ze nie rozumiesz. Zaleznie od poziomu abstrakcji pamiec
można uważać za zlozona z bramek, chocby pelnily jedynie funkcje dekoder
adresowego, jak rowniez tak jak napisales mozna CLB uzyc jak ""generator"
dowolnej funkcji logicznej". Ot, co mam na mysli.
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
od kilkudziesięciu do kilkuset bitów. Dowolną funkcję logiczną np. 5-ciu
zmiennych , chocby nie wiem jak byłaby ta funkcja "popaprana" można
zrealizowac
...
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są
wykorzystywane
w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze
FPGA !!!
Brawo ! ma Pan zaliczenie ! :D
Odpowiadam jedynie przez grzecznosc, nie mam ochoty na rozwijanie tego
tematu. :-)
Taki styl odpowiedzi trudno uznac za grzecznośc. A jak się nie ma ochoty na
tylko tranzystory. Bramki wychodzą z nich tak "przy okazji". A FPGA/
CPLD
to już raczej LUT/makrocele a nie sama "chmura" bramek do dowolnego
łączenia.
Punkt widzenia zależy o punktu siedzenia.
Nie rozumiem co masz na myśli ..
No wlasnie widze ze nie rozumiesz. Zaleznie od poziomu abstrakcji pamiec
można uważać za zlozona z bramek, chocby pelnily jedynie funkcje dekoder
adresowego, jak rowniez tak jak napisales mozna CLB uzyc jak ""generator"
dowolnej funkcji logicznej". Ot, co mam na mysli.
Taki LUT to chyba sklada sie z
bramek i zarazem swietnie modeluje dzialanie bramki siedzacej gdzies na
"chmurce".
Nic podobnego !! Ten LUT (Look Up Table) to zwykła pamięc RAM o pojemności
od kilkudziesięciu do kilkuset bitów. Dowolną funkcję logiczną np. 5-ciu
zmiennych , chocby nie wiem jak byłaby ta funkcja "popaprana" można
zrealizowac
...
Bardzo fajnie jest to wszystko opisane w szczegółach dokumentacji starych
układów FPGA Xilinxa serii XC3000. Bramki jako takie , które są
wykorzystywane
w
projektach użytkownika , NIE SIEDZĄ gdzieś tam fizycznie w strukturze
FPGA !!!
Brawo ! ma Pan zaliczenie ! :D
Odpowiadam jedynie przez grzecznosc, nie mam ochoty na rozwijanie tego
tematu. :-)
Taki styl odpowiedzi trudno uznac za grzecznośc. A jak się nie ma ochoty na
rozwijanie tematu , to po co pisac? Trochę konsekwencji ...
MH
--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl
elektroda NewsGroups Forum Index - Elektronika Polska - Jak działają FPGA? Fizyczne bramki czy wirtualne środowisko programowe?