Zależności czasowe w protokole DMA DMARQ, DMAACK, RD i WR w STM32

Sat Oct 31, 2015 7:11 pm   

nadal Nikt tu nie ma jakiegoś dobrego opisu protokołu DMA?
interesuje mnie wszystko,
ale jeśli nie ma to mam takie pytanie, jakie powinny być zależności
czasowe pomiędzy DMARQ, DMAACK, RD i WR?
czy może być tak, że najpierw impuls na DMARQ później impuls na DMAACK
a później impulsy na RD / WR? czy może RD / WR musze być w trakcje
DMAACK? no i co z tym TC, czy to wejście czy wyjście jak tym sterować?

no i drugie... STM32 ma podobno obsługę DMA, czy Ktoś widział gdzieś
dobry opis do tego w tym procku?

Wed Nov 04, 2015 4:50 am   

"platformowe głupki" <NOSPAMtestowanije@go2.pl> wrote in message
news:n1309d$pil$1@node2.news.atman.pl...

A możesz zacząć od nakreślenia po co chcesz to DMA użyć?
Czemu nie możesz dostać się do tej pamięci na piechotę, kodem?

Wed Nov 04, 2015 12:11 pm   

On Tue, 3 Nov 2015 21:50:35 -0600, "Pszemol" <Pszemol@PolBox.com>
wrote:

Dziwne pytanie, skoro pyta znaczy, że klasyczny dostęp z udziałem cpu
nie wchodzi z jakiś powodów w grę.

--
Marek

Wed Nov 04, 2015 12:22 pm   

"Marek" <fake@fakeemail.com> wrote in message
news:almarsoft.8878175942721028248@news.neostrada.pl...

Znając kolegę "platformowe głupki" sądzę że się mylisz

Wed Nov 04, 2015 5:33 pm   

M ma łeb na karku,
zrobiłem układ który wystawia impulsy tak:
dmarq -> dmaack -> RD/WR
a teraz widzę, że w notach jest,że dmaack cały czas trwa podczas rd/wr...

no i się zastanawiam, czy scalaka którym to steruję da radę, czy układ
do bani?