Czy bufor Pericom PI5C3384A zasilany z 5V wystarczy do ochrony FPGA Altery Cyclone?

Tue Oct 26, 2004 8:11 pm   

Oglądam sobie właśnie schemat pewnego gotowego urządzenia
wykorzystującego układ FPGA Altery Cyclone do sterowania
złączem CF i znajduję w nim ciekawy układ kluczy/buforów:
http://rocky.digikey.com/WebLib/Pericom/Web%20Data/PI5C3384_3384C_32384.pdf

Ciekawe jest moim zdaniem to, że bufor ten jest zasilany
z 5V przez diodę szeregową (1N4001) na której będzie nieco
spadku napięcia... czyli Vcc bufora = 4,3V. Linie sterujące
otwieraniem/zamykaniem bufora są w tym układzie na stałe
uziemione, czyli bufor jest ciągle włączony...

Układ Altery Cyclone nie jest odporny na 5V - maksymalne
napięcie dopuszczalne na jego wyjściach/wejściach to 4,6VDC.

Szczerze mówiąc nie rozumiem jak ten konstruktor może spać
spokojnie mając w pamięci, że od awarii układu dzieli go
zaledwie 300mV na zasilaniu... Zresztą nie bardzo rozumiem
patrząc na bebechy układu PI5C3384A użytego w tym urządzeniu
w jaki sposób napięcie VCC = 4,3V zabiezpiecza wejścia układu
Altery przed dostaniem się tam 5V wprost z karty CF... W końcu
otwarty tranzystor CMOS nie będzie chyba obniżał napięcia
podanego na wejścia A i B do poziomu Vcc - a może będzie??
Rozumiem, że jest tam dioda "clampująca" wejście o ujemnej
polaryzacji względem GND - czy coś podobnego jest na napięcie
większe od VCC?

Tue Oct 26, 2004 8:47 pm   

Pszemol wrote:



Daj link do pełnego schematu urządzenia, bo z twojego opisu dużo
wywnioskować nie można.
BTW: Na świecie nie brak konstruktorów, którzy projektują coś, co tylko
przez przypadek działa. Widać, że nie tylko w Polsce.

--
Adam Dybkowski
adybkows@amwaw.edu.pl
http://www.amwaw.edu.pl/~adybkows/

Tue Oct 26, 2004 9:20 pm   

"Adam Dybkowski" <adybkows@amwaw.edu.pl> wrote in message news:clmgru$6pm$1@nemesis.news.tpi.pl...

Nie bardzo wiem czy mogę publikować w sieci schematu tego urządzenia.
To płyta referencyjna Altery i schemat obłożony jest copyrightem.

W każdym razie nie ma tu dużo do rozumienia: zerknij na pdf tego
układu PI5C3384 - do jednej strony masz podłączony układ ALtery
pracujący z we/wy 3,3V a po drugiej stronie masz gniazdo dla
CF, pracującej na 5V. Bufor jest na stałe włączony przez spięcie
sygnałów enable do masy na sztywno. A więc tranzystory kluczy
między portami A i B są zawsze otwarte. VCC = 5V - Vf diody = 4,3V.

Zmierzyłem napięcia na niektórych nogach i mam 4,6V po stronie CF
i 3,0-3,3V po stronie FPGA. Jakoś więc to musi działać - albo
tranzystory kluczy cyfrowych działają tu w niepełnym otwarciu
i rezystancja dren-źródło jest na tyle duża aby przy malutkim
prądzie spadek napięcia na pojedynczym tranzystorze był rzędu
1,3-1,6V albo układ ma jakieś właściwości o których nie wiem...
Możliwe że decydującą rolę pełnią tu jakieś zabezpieczenia
wejść w układzie Altery przycinające sygnał do 3,3V... nie wiem.


No bez jaj... to jest płyta demo układu FPGA Cyclone Altery.
To jest układ referencyjny z którego człowiek ma się uczyć
i poznawać nowy dla niego układ... Jeśli projektanci Altery
dają takie rozwiązanie jako przykład to kurcze... nie wiem...
Choć właściwie jako bufor między 3,3V a 5V drabinka rezystorów
też będzie działać... Może ten PI5C3384 działa tu tak jak taka
lepsiejsza drabinka rezystorowa, która ma zmienną rezystancję
przejścia między portami A i B i przy stanach L na we/wy ma
rezystancję małą, bo napięcie Ugs jest duże, a przy H na we/wy
ma rezystancję większą, bo Ugs jest bliskie zera... dobrze myślę?

Wed Oct 27, 2004 12:55 pm   

On Tue, 26 Oct 2004 17:20:06 -0500, "Pszemol" <Pszemol@PolBox.com>
wrote:


To daj nazwe kita/plytki - to se schemat znajde.


--
Jerry

Wed Oct 27, 2004 12:55 pm   

On Tue, 26 Oct 2004 17:20:06 -0500, "Pszemol" <Pszemol@PolBox.com>
wrote:


Pszemol.... kurka.... czytaj PDFy!
masz tam rezystancje 10..15R dla stanu wysokiego (strona 2, tabelka
DC Electrical Characteristics).
Widac starcza te 10..15R zeby nie spalic diod z wejscia do Vcc w
Cyclonie i tyle.
A nie chce mi sie sprawdzac czy jest to w dopuszczalnych "ratings"
cyclonow.


--
Jerry

Wed Oct 27, 2004 1:02 pm   

"jerry1111" <stop_this_spam_jerry1111_remove@remove.wp.pl> wrote in message news:tv9vn01p3kss65k49ro59vqnp20kf6acfi@4ax.com...

DEVKIT NIOS 1C20 (Cyclone)
Jak znajdziesz w sieci to rzuć linka - ja mam schemat jaki dostałem w pakiecie na CD.

Wed Oct 27, 2004 1:04 pm   

"jerry1111" <stop_this_spam_jerry1111_remove@remove.wp.pl> wrote in message news:g3avn053uphe9v1cmr1msnb7c3b6m8ov3n@4ax.com...

Kurka, czytam pdfy, czasami I dlatego właśnie się dziwię...
I nie wiem jak mam interpretować spadek 4,6V-3V=1,6V na 10 ohmach.
Wychodzi mi to, że każde to wejście będzie przepuszczać po 160mA na wejście...
Ciut dużo jak na cyfrową logikę i układy o tak dużej gęstości, nie sądzisz?

Wed Oct 27, 2004 1:08 pm   

"Pszemol" <Pszemol@PolBox.com> wrote in message news:clnobg.3qc.0@poczta.onet.pl...

Dla przykładu: w momencie odczytu 32-bitowej szyny danych na której
będzie FFFF FFFF w kostkę Altery wpływałby sumaryczny prąd 0,16x32=5,1A!!
Coś tu definitywnie nie gra...

Wed Oct 27, 2004 2:26 pm   

"JA" <j_andr@freenet.de> wrote in message news:fe4069ee.0410270647.7b7c0f6a@posting.google.com...

Zauwazyłem, że nie ma nic do rzeczy, bo w kostkę
3,3V wpływałoby mi 5,1A przy 32-bitowej szynie
danych ustawionej na ffffffff Coś tu było nie tak ;-)


Dzięki - właśnie o takie wytłumaczenie mi chodziło...
Jeszcze tylko jednego tutaj nie rozumiem: skąd się
bierze ten spadek napięcia 1V poniżej napięcia Vcc?
Czy to jakieś "technologiczne" zjawisko? Teoretycznie
wewnątrz jest tylko jeden tranzystor N-MOS jako klucz...
I bramką steruje układ inwertera CMOS... Skąd ten 1V?

Nawiasem mówiąc widzę masę zalet stosowania tych
właśnie kostek w porównaniu z klasycznym buforem
dwukierunkowym... Szkoda tylko, że są te klucze
tak mało popularne - nie ma ich np. na www.digikey.com

Gdzie kupowałeś swoje chipy IDT?

Wed Oct 27, 2004 3:15 pm   

On Tue, 26 Oct 2004 16:11:10 -0500, Pszemol wrote:

Na pewno przesadzaja i odpornosc jest wieksza :-)


Dosc prawdopodobne. Ale przy takim polaczeniu zasilania przez diode -
to te klempy nie mialyby gdzie pradu odprowadzic.

Zreszta jak piszesz dziala bardzo dobrze .. to chyba trzeba szukac
lepszego pdf'a do tego ukladu..

J.

Wed Oct 27, 2004 3:17 pm   

"Pszemol":


nie mam pojecia, juz dawno zapomnialem, co to jest
tranzystor
dla mnie to po prostu czarna skrzynka
- pogadajmy lepiej o alterach, quartusach, verilogu :)



kupowalo zaopatrzenie, moge zapytac gdzie;
ale ja mieszkam po drugiej stronie Odry,
wiec nie wiem, czy odpowiedz bedzie uzyteczna ...
pytac ?

JA

Wed Oct 27, 2004 3:46 pm   

"JA" <j_andr@freenet.de> wrote in message news:clohkb$3cg$02$1@news.t-online.com...

To coś jak ja :-)


No to pogadajmy ))


Po drugiej stronie Odry? Ja mieszkam po drugiej
stronie Wielkiej Kałuży, więc chyba się to nie przyda ;-)

p.s. krzaczysz polskie ogonki.

Wed Oct 27, 2004 6:14 pm   

"Pszemol":


ok
od pewnego czasu testuje ddr-ram controller od altery,
dziala w kratke;
dzis rano przyszlo mi do glowy, ze moze pll ma problemy
z 'lock', bo wejsciowy clock idzie z generatora kabelkiem
jakies pol metra bez terminacji;
dolozylem do pll jeszcze wyjscie "locked" i wyprowadzilem
na pin;
oscyloskop pokazuje caly czas LOW, help altery mowi,
ze powinno byc HIGH;
dokladniejsze badania pokazaly, ze pin 'mruga' kilka
razy, tak jak to opisuje altera, po wlaczeniu zegara,
po czym na stale jest LOW;
altera pomylila sie w helpie z poziomem tego sygnalu,
czy rzeczywiscie moja pll nie moze sie 'za-lock-owac' ?
ddr-ram controller pracuje w ukladzie Stratix;



hmm, to po co pytales ?
myslales, ze wszyscy mieszkaja w usa ?
a poza tym - myslalem, ze tam u was kroluje niepodzielnie
Xilinx;



tylko jak pisze z roboty :)

JA

Wed Oct 27, 2004 6:17 pm   

"JA" :

[...]

acha - symulator quartusa tez pokazuje poziom
sygnalu 'locked' HIGH;

JA

Wed Oct 27, 2004 6:47 pm   

"JA" <j_andr@freenet.de> wrote in message news:clos69$kek$02$1@news.t-online.com...

Też HIGH czy też LOW? :-)

Niestety marne mam doświadczenie w dziedzinie o którą pytasz.