Czasy wybudzania ATmega128 w trybie Power-save a dokumentacja AVR134 jak to zrozumieć?

Sat Sep 09, 2006 5:38 pm   

Przegladam note Atmela AVR134:
http://www.atmel.com/dyn/resources/prod_documents/doc1259.pdf
i nie rozumiem czasow podanych na stronach 2-3.
Pisza, ze czas wybudzania ze stanu Power-save moze wynosic 35ms dla
rezonatora kwarcowego lub 1ms dla ceramicznego. Skad takie czasy ?
Przegladam dokumentacje ATmega128 i widze czas wybudzenia np.
1K cykli dla CKSEL0=0 SUT1..0=10
16K cykli dla CKSEL0=1 SUT1..0=01
Skad zatem 1ms lub 35ms dla zegara 4MHz ?

Heliogabal

Sat Sep 09, 2006 8:35 pm   

Użytkownik "Heliogabal" <heliogabal@op.pl> napisał w wiadomości
news:eduub9$87v$1@nemesis.news.tpi.pl


Może gdzieś są mylone czasy powstania ze stanu PowerDown z podniesieniem uC
po resecie?

PDF do ATMega128, str.35:
"The various choices for each clocking option is given in the following
sections. When the
CPU wakes up from Power-down or Power-save, the selected clock source is
used to
time the start-up, ensuring stable Oscillator operation before instruction
execution starts.
When the CPU starts from reset, there is as an additional delay allowing the
power to
reach a stable level before commencing normal operation. The Watchdog
Oscillator is
used for timing this real-time part of the start-up time. The number of WDT
Oscillator
cycles used for each time-out is shown in Table 7. The frequency of the
Watchdog Oscillator
is voltage dependent as shown in the "ATmega128 Typical Characteristics" on
page 335."


--
Marek Dzwonnik, GG: #2061027 - zwykle jako 'niewidoczny'
(Uwaga Gadu-Gadulcowicze: Nie odpowiadam na anonimy.)

Sat Sep 09, 2006 11:14 pm   

Użytkownik "Marek Dzwonnik" :

Nie wiem czy sie dobrze rozumiemy. Chodzi o software'owy uklad RTC z
wykorzystaniem Atmegi, pracujacej z asynchronicznym licznikiem napedzanym
zewnetrznym kwarcem 32,768 kHz.
Idea jest taka, ze procek wiekszosc czasu jest w stanie Power-save i budzi
sie co sekunde, zeby wykonac procedure przerwania (zwiekszanie rejestrow
sekund, minut, itp.).
Program: http://www.atmel.com/dyn/resources/prod_documents/Avr134.zip
Pobor pradu przez uklad to srednia poboru w stanie uspienia i w stanie
aktywnym. Czas stanu aktywnego to czas wykonania procedury przerwania (czas
ten mozna pominac) + czas budzenia. Czas budzenia wg:
http://www.atmel.com/dyn/resources/prod_documents/doc1259.pdf
ma wynosic 1ms lub 35ms w zaleznosci od rodzaju (ceramiczny lub kwarcowy)
rezonatora glownego (dla ukladu z noty 4MHz). Nie wiem skad wlasnie takie
czasy. Ani 1ms, ani 35ms nie da sie w zaden sposob dopasowac do wartosci z
tabeli 9 z dokumentacji Atmega128. Byc moze pomylilo sie im z wartosciam z
tabeli 10, ale to bylby chyba zbyt duzy blad. Dziwne jest tez to, ze nie
wspominaja o wykorzystaniu wewnetrznego oscylatora RC - czas budzenia tylko
6 cykli.

Heliogabal

Sun Sep 10, 2006 6:21 pm   

Użytkownik Heliogabal napisał:

to chodzi o czas kiedy rezonator kwarcowy lub ceramiczny "rozbuja" się
do takiej amplitudy, aż stabiliny zegar będzie mógł być być dołączony do
systemu.
Kwarce zegarkowe są wyjątkowo trudne do takiego rozbujania i może być to
nawt więcej niż 16K cykli, (niekiedy aż 30K cykli), co jest już prawie
sekunda!!!!
Dlatego wybudzanie z Power-sava może trawać długo. I cała oszczędność z
położenia go w tak głęboki stan uśpienia może się szybko ulotnić. Bo w
tym przejściowym stanie ani nie pracuje, ale prąd może już pobierać.
Dlatego Power-Save to raczej w przypadkach gdy procesor wybudza się raz
na jakiś czas (dłuuuuugi). Jeśli to są cykliczne wybudzania co np: 1/2
sekundy lub podobnie, to lepiej zostawić oscylator włączony, wtedy w
czasie bodajże 4 cykli zegarowych procesor pracuje stabilnie.



pozdr,
Marek
FAE Atmel