Ciekawy generatorek VCO lub układ scalony do 800 MHz jakie produkty polecacie?

Wed Jul 18, 2007 3:55 pm   

Witajcie

poszukuje generatorka (ukladu scalonego lub VCO) generujacego czestotliwosc
800Mhz.Czy ktos zna jakis ciekawy produkt

seba

Wed Jul 18, 2007 4:08 pm   

zdefiniuj do czego to ma byc? cyfrowka czy radio?
jakie wyjscie? np lvpecl, lvds, ecl?

Wed Jul 18, 2007 6:03 pm   

dzieki za odpowiedz,ma to byc do sterowania przetwornika CA,wystarczy
wyjscie z amplituda 200mV,chodzi tylko o to zeby mial jakas PLL,bo same VCO
jest bardzo niestabilne

seba

Wed Jul 18, 2007 6:06 pm   

dołączę do pytania, może gdzieś kupić taki generatorek w
detalu oczywiście?

Wed Jul 18, 2007 6:32 pm   

"sebastian" <gennex@o2.pl> wrote in message
news:f7lh6o$gg0$1@atlantis.news.tpi.pl...

to jeszcze podaj wymagania na jitter
lub napisz jakie ma byc pasmo i rozdzielczosc
bo sie moze okazac ze przy np 100MHz pasma i 14 bit DAC, przy danym VCO
osiagniesz raptem 7 bit efektywnych i 7 bit szumow:)
a z generatorami o jitterze ponizej 1ps, ktore sa wymagane przy takim
przetwarzaniu, wcale latwo nie jest.

znajomy podpial sobie ADC 210MHz doPLL FPGA i sie dziwi czemu mu na 7
bitach szumi <lol>
okazalo sie ze PLL mial 300ps jitteru RMS, co powodowalo ze przy sygnale o f
rzedu 150MHz ADC zamaist 12 bitow mial 5

Wed Jul 18, 2007 6:35 pm   

nie mieli wymaganych czestotliwosci, wiec musialem sie zadowolic 212.5MHz
zamaist 210, ADC nawet nie zauwazyl roznicy:)
nie wiem skad wsrod kostrukcji, nawet wydawaloby sie profesjonalnych, jest
takie neidbalstwo o jitter zegara
widzialem keidys reference design gdzie 16 bit, 125MHz ADC byl pedzony przez
PLL...
przeciez z tego jego 16bit przy czestotliwosci sygnalu juz nawet
kilkadziesiat MHz zostanie raptem kilak botow..reszta to szum
przeciez te sprawy to nie jest zadna czarna magia, 1 rysunek wystarczy zeby
nakreslic problem.

Wed Jul 18, 2007 8:32 pm   

Probkowanie przetwornika to nawet 1.2GHz,mi wystarczy 800MHz,rozdzielczosc 8
bitow,pasmo 400MHz

Powiedz co to jest dokladnie ten jitter,bo wiele slyszalem ale nie potrafie
powiazac tego z efektywna rozdzielczoscia przetwornika

seba

Wed Jul 18, 2007 9:03 pm   

Newsuser "Greg(G.Kasprowicz)" <Grzegorz.Kasprowicz_usunto_@CERN.CH>
wrote:

No bo teraz specjalnie się taki duży jitter robi, żeby rozproszyć widmo
zakłóceń EM ;-)

pzdr
mk

Thu Jul 19, 2007 8:12 am   

Thu Jul 19, 2007 8:21 am   

spelnic warunek Nyquista?
dla mnie niewykonalne. nie wyciagniesz wiecej niz kilka ENOB ze wzgledu na
aliasing
dla 1.2GHz masz jeszcze jakis odstep, chociaz tez nie za duzy, zeby zmiescic
w to filtr dolnoprzepustowy o sensownym rzedzie.
chyba ze chcesz robic probkowanie sygnalu waskopasmowego.


policzmy
SNRadc = 1/2*pi*f*sigma
gdzie sigma to jitter, f - pasmo, 8bit ADC ma SNR rzedu 50dB
zatem jitter musi byc tak na oko mneijszy niz 1ps
I jest to jitter widziany na zaciskach zegara ADC, czyli oscylator i uklad
dystrybycji zegara musza miec duuuzo mniejszy.
zobaczmy co sie stane igdy uzyjesz popularnego oscylatora z jiterem np 20ps
wtedy przy 400MHz SNR wyniesie 20dB, czyli zamaist 8 bit ADC bedziesz mial
raptem 3 bity efektywne..reszta to szum.



tutaj masz ladny obrazek ktory wyjasnia wszystko (figure 4)
http://www.maxim-ic.com/appnotes.cfm/appnote_number/800/

no bez tego to nawet nie podchodz do tematu, nie ma po prostu sensu