NOWY TEMAT
elektroda NewsGroups Forum Index - Elektronika Polska - Stan logiczny na niepodłączonym wejściu bramek logicznych - doświadczenia i wyniki
Andrzej Skalski
Guest
Guest
Tue Sep 13, 2005 12:31 pm
Witam
Potrzebuje informacji, na temat bramek logicznych.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal stan
logiczny na nie podłaczonym wejsciu bramki logicznej. Jak wplywa nie
podlaczenie jednego wejscia bramki na jej prace tabele prawdy. Jesli ktos ma
doswiadczenie z takimi eksperymentami to mile jest widziane, jesli ma jakies
na to dokumenty, wyniki badan.
Andrzej
krzych
Guest
Guest
Tue Sep 13, 2005 1:34 pm
Generalnie:
TTL - niepodlaczona do niczego nózka jest przez bramke widziana
jako 1,
CMOS - wejscia maja wysoka impedancje zatem niepodlaczone nózki
sa podatne na wszelkiego rodzaju zaklócenia - nie nalezy ich
zostawiac niepodlaczonych.
pozdrawiam
krzysiek
Marek Dzwonnik
Guest
Guest
Tue Sep 13, 2005 2:30 pm
Użytkownik "Andrzej Skalski" napisał w wiadomości
Quote:
Potrzebuje informacji, na temat bramek logicznych.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal
stan logiczny na nie podłaczonym wejsciu bramki logicznej.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal
stan logiczny na nie podłaczonym wejsciu bramki logicznej.
1) Bipolarne TTL-e serii standardowej i pochodnych (-L, -H, -S, -LS, -F,
....) interpretują wiszące wejście jako stan wysoki (H). Aczkolwiek należy
się tego wystrzegać ze względu na podatność na zakłócenia.
2) Układy CMOS na wiszącym wejściu mogą się dopatrzyć czegokolwiek -
zależnie od ładunku jaki na pojemności bramkowej odłożyła w danym momencie
przelatująca mucha. Najgorzej, jeśli ustali się stan bliski Vdd/2 - wtedy
przewodzą oba tranzystory (P i N), bramka niepotrzebnie bierze spory prąd z
zasilania a do tego tylko czeka na okazję, żeby się wzbudzić.
3) Budowa i działanie bramek, charakterystyki, marginesy zakłóceniowe itd..
są wałkowane pierwszych rozdziałach _każdego_ podręcznika do układów
cyfrowych.
--
Marek Dzwonnik, GG: #2061027 - zwykle jako 'niewidoczny'
(Uwaga Gadu-Gadulcowicze: Nie odpowiadam na anonimy.)
J.F.
Guest
Guest
Tue Sep 13, 2005 3:45 pm
On Tue, 13 Sep 2005 15:31:12 +0200, Andrzej Skalski wrote:
Quote:
Potrzebuje informacji, na temat bramek logicznych.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal stan
logiczny na nie podłaczonym wejsciu bramki logicznej.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal stan
logiczny na nie podłaczonym wejsciu bramki logicznej.
W bipolarnych TTL masz "1".
W MOS [w tym 74HC, HCT, AC, ACT] - jaki sie akurat ladunek zgromadzi.
Przejdzie kot, machnie ogonem, stan sie zmieni.
Zwykle TTL potrafia tez lapac zaklocenia "z powietrza"
jak sa
niepodlaczone - a raczej podlaczone do kawalka kabla.
Quote:
Jak wplywa nie podlaczenie jednego wejscia bramki na jej prace tabele prawdy.
Tak samo jak podlaczenie go na stale do poziomu .. patrz wyzej.
J.
Dariusz K. Ladziak
Guest
Guest
Tue Sep 13, 2005 6:34 pm
Marek Dzwonnik wrote:
Quote:
Użytkownik "Andrzej Skalski" napisał w wiadomości
Potrzebuje informacji, na temat bramek logicznych.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal
stan logiczny na nie podłaczonym wejsciu bramki logicznej.
1) Bipolarne TTL-e serii standardowej i pochodnych (-L, -H, -S, -LS, -F,
...) interpretują wiszące wejście jako stan wysoki (H). Aczkolwiek należy
się tego wystrzegać ze względu na podatność na zakłócenia.
2) Układy CMOS na wiszącym wejściu mogą się dopatrzyć czegokolwiek -
zależnie od ładunku jaki na pojemności bramkowej odłożyła w danym momencie
przelatująca mucha. Najgorzej, jeśli ustali się stan bliski Vdd/2 - wtedy
przewodzą oba tranzystory (P i N), bramka niepotrzebnie bierze spory prąd z
zasilania a do tego tylko czeka na okazję, żeby się wzbudzić.
Potrzebuje informacji, na temat bramek logicznych.
Interesuje mnie jaki teoretycznie i praktycznie, bedzie wystepowal
stan logiczny na nie podłaczonym wejsciu bramki logicznej.
1) Bipolarne TTL-e serii standardowej i pochodnych (-L, -H, -S, -LS, -F,
...) interpretują wiszące wejście jako stan wysoki (H). Aczkolwiek należy
się tego wystrzegać ze względu na podatność na zakłócenia.
2) Układy CMOS na wiszącym wejściu mogą się dopatrzyć czegokolwiek -
zależnie od ładunku jaki na pojemności bramkowej odłożyła w danym momencie
przelatująca mucha. Najgorzej, jeśli ustali się stan bliski Vdd/2 - wtedy
przewodzą oba tranzystory (P i N), bramka niepotrzebnie bierze spory prąd z
zasilania a do tego tylko czeka na okazję, żeby się wzbudzić.
A to już niekoniecznie z tym prądem - wszystko zależy od tego jak
ustawiona jest technologia. Jak układ jest technologicznie
optymalizowany pod kątem prędkości dzałania to zwykle ma zakres aktywny
inwertera (występuje zjawisko przebicia prądowego). Jednak czasem tak
się dobiera technologię żeby całkowicie rozsunąć ch-ki tranzystorów - i
inwerter robi się niejako trójstanowy, może w nim przewodzic albo jeden
tranzystor albo żaden. Niestety musisz na słowo uwierzyć bo nie wolno mi
podać w których układach którego producenta widywałem masowo
niepodłączane wejścia bramek.
--
Darek
Adam Dybkowski
Guest
Guest
Tue Sep 13, 2005 8:42 pm
Andrzej Skalski wrote:
Quote:
Potrzebuje informacji, na temat bramek logicznych.
Poczytaj o roznych rodzinach bramek i roznych technologiach stosowanych
u jednego z wiekszych swiatowych producentow [nie tylko] takich
scalakow, Texas Instruments:
http://focus.ti.com/logic/docs/technologyfamily.tsp?templateId=5985&navigationId=11386
--
Adam Dybkowski
http://www.amwaw.edu.pl/~adybkows/
Uwaga: przed wysłaniem do mnie maila usuń "123" z adresu.
J.F.
Guest
Guest
Wed Sep 14, 2005 11:01 am
On Tue, 13 Sep 2005 21:34:57 +0200, Dariusz K. Ladziak wrote:
Quote:
Marek Dzwonnik wrote:
2) Układy CMOS na wiszącym wejściu mogą się dopatrzyć czegokolwiek -
zależnie od ładunku jaki na pojemności bramkowej odłożyła w danym momencie
przelatująca mucha. Najgorzej, jeśli ustali się stan bliski Vdd/2 - wtedy
przewodzą oba tranzystory (P i N), bramka niepotrzebnie bierze spory prąd z
zasilania a do tego tylko czeka na okazję, żeby się wzbudzić.
A to już niekoniecznie z tym prądem - wszystko zależy od tego jak
ustawiona jest technologia. Jak układ jest technologicznie
optymalizowany pod kątem prędkości dzałania to zwykle ma zakres aktywny
inwertera (występuje zjawisko przebicia prądowego). Jednak czasem tak
się dobiera technologię żeby całkowicie rozsunąć ch-ki tranzystorów - i
inwerter robi się niejako trójstanowy, może w nim przewodzic albo jeden
tranzystor albo żaden. Niestety musisz na słowo uwierzyć bo nie wolno mi
podać w których układach którego producenta widywałem masowo
niepodłączane wejścia bramek.
2) Układy CMOS na wiszącym wejściu mogą się dopatrzyć czegokolwiek -
zależnie od ładunku jaki na pojemności bramkowej odłożyła w danym momencie
przelatująca mucha. Najgorzej, jeśli ustali się stan bliski Vdd/2 - wtedy
przewodzą oba tranzystory (P i N), bramka niepotrzebnie bierze spory prąd z
zasilania a do tego tylko czeka na okazję, żeby się wzbudzić.
A to już niekoniecznie z tym prądem - wszystko zależy od tego jak
ustawiona jest technologia. Jak układ jest technologicznie
optymalizowany pod kątem prędkości dzałania to zwykle ma zakres aktywny
inwertera (występuje zjawisko przebicia prądowego). Jednak czasem tak
się dobiera technologię żeby całkowicie rozsunąć ch-ki tranzystorów - i
inwerter robi się niejako trójstanowy, może w nim przewodzic albo jeden
tranzystor albo żaden. Niestety musisz na słowo uwierzyć bo nie wolno mi
podać w których układach którego producenta widywałem masowo
niepodłączane wejścia bramek.
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha.
I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko
niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
Zreszta przy dzisiejszych programach .. wstawiasz 3 bramki w schemat,
i nawet nie myslisz ze przeciez bedzie jeszcze jedna wolna bramka w
ukladzie, ktorej wejscia wypadaloby podlaczyc ..
J.
Marek Dzwonnik
Guest
Guest
Wed Sep 14, 2005 11:09 am
Użytkownik "J.F." napisał w wiadomości
Quote:
Niestety musisz na słowo uwierzyć
bo nie wolno mi podać w których układach którego producenta
widywałem masowo niepodłączane wejścia bramek.
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha.
I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko
niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
bo nie wolno mi podać w których układach którego producenta
widywałem masowo niepodłączane wejścia bramek.
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha.
I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko
niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
Wprawdzie Darek tego jasno nie napisał ale sądzę, że miał na myśli
niewykorzystane wejścia bramek siedzących we wnętrzu układu scalonego. Tzn.
w czasie projektowania wstawiono bloczek z biblioteki, z wejść podłączono co
potrzebne a resztę pozostawiono na pastwę losu zakładając, że nie wywoła
problemów. Co może mieć uzasadnienie pod warunkiem, że ma się pewność co do
stosowanej technologii. A projektant IC jest przecież władny takie założenia
poczynić ;-)
--
Marek Dzwonnik, GG: #2061027 - zwykle jako 'niewidoczny'
(Uwaga Gadu-Gadulcowicze: Nie odpowiadam na anonimy.)
J.F.
Guest
Guest
Wed Sep 14, 2005 12:03 pm
On Wed, 14 Sep 2005 14:09:23 +0200, Marek Dzwonnik wrote:
Quote:
Użytkownik "J.F." napisał w wiadomości
Niestety musisz na słowo uwierzyć
bo nie wolno mi podać w których układach którego producenta
widywałem masowo niepodłączane wejścia bramek.
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha.
I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko
niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
Wprawdzie Darek tego jasno nie napisał ale sądzę, że miał na myśli
niewykorzystane wejścia bramek siedzących we wnętrzu układu scalonego. Tzn.
w czasie projektowania wstawiono bloczek z biblioteki, z wejść podłączono co
potrzebne a resztę pozostawiono na pastwę losu zakładając, że nie wywoła
problemów. Co może mieć uzasadnienie pod warunkiem, że ma się pewność co do
stosowanej technologii. A projektant IC jest przecież władny takie założenia
poczynić
Niestety musisz na słowo uwierzyć
bo nie wolno mi podać w których układach którego producenta
widywałem masowo niepodłączane wejścia bramek.
Ale nieuzywanych bramek chyba ? Bo ciagle grozi nam mucha.
I czy sprawdzales ze maja "rozsuniete ch-ki" ? Bo moze to tylko
niedbalstwo producenta - po co bedzie podlaczal, nie on za prad placi.
Wprawdzie Darek tego jasno nie napisał ale sądzę, że miał na myśli
niewykorzystane wejścia bramek siedzących we wnętrzu układu scalonego. Tzn.
w czasie projektowania wstawiono bloczek z biblioteki, z wejść podłączono co
potrzebne a resztę pozostawiono na pastwę losu zakładając, że nie wywoła
problemów. Co może mieć uzasadnienie pod warunkiem, że ma się pewność co do
stosowanej technologii. A projektant IC jest przecież władny takie założenia
poczynić
Ale jesli to sa niewykorzystane wejscia wykorzystanych bramek - to ja
bym sie bal. Przylozysz palec i uklad zglupieje :-)
J.
elektroda NewsGroups Forum Index - Elektronika Polska - Stan logiczny na niepodłączonym wejściu bramek logicznych - doświadczenia i wyniki