Mariusz Hajduk
Guest
Sun Jan 21, 2007 1:00 am
Witam ,
Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
na którym coś tam będę implementował. W otoczeniu układu FPGA jest
trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów np.:
http://www.analog.com/en/prod/0,,767_828_ADG3304%2C00.html
Dzięki za wskazówki i pozdrawiam ,
MH
--
Wysłano z serwisu OnetNiusy:
http://niusy.onet.pl
Pszemol
Guest
Sun Jan 21, 2007 2:52 am
"Mariusz Hajduk" <logison@o2.pl> wrote in message news:2ed2.000000ce.45b2ad30@newsgate.onet.pl...
Quote:
Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
na którym coś tam będę implementował. W otoczeniu układu FPGA jest
trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów
Nie ma niestety uniwersalnej odpowiedzi na to pytanie... :-)
Jeśli logika jest rzeczywiście TTL to ma próg H na poziomie 2.5V
czyli stan wysoki jaki wystawi FPGA (3-3.5V) będzie adekwatny...
Problemem jest gdy logika nie jest TTL tylko CMOS i dla stanu H
wymaga np. coś w stylu minimum Vcc-1V, czyli 4V. Tak jest przeważnie
z dzisiejszymi układami zewnętrznymi, np. LCD... Trzeba sprawdzić
w dokumentacji wszystkich sterowanych urządzeń pod kątem minumum
progu zadziałania dla stanu H aby od 3V (zwykle jest to 3.0-3.1V na
wyjściu FPGA a nie pełne Vcc 3.3V) i upewnić się że jest odpowiedni
margines gwarantujący odporność na zakłócenia i jakieś szumy/przydźwięki.
Trzeba też sprawdzić w drugą stronę, czyli czy 5V (a nawet 5.25V)
wystawione przez układ peryferyjny na wejście FPGA jest dopuszczalnym
napięciem roboczym (nie "absolute maximum" tylko "dc characteristic")
dla wejścia cyfrowego konkretnego FPGA którego używasz...
To łatwo sprawdzisz w datasheet tegoż FPGA na witrynie www Xilinxa.