RTV forum PL | NewsGroups PL

Czy mogę użyć dowolnego języka (Verilog lub Vhdl ) z dowolny

NOWY TEMAT

elektroda.net NewsGroups Forum Index - Elektronika Polska - Czy mogę użyć dowolnego języka (Verilog lub Vhdl ) z dowolny

Guest

Sat Jun 24, 2017 5:13 pm   



Witam

Jestem ignorantem w dziedzinie FPGA Smile Ale chcę to zmienić!

Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera lub Xilinx lub jeszcze innej firmy)?

Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują schematy połączeń układów FPGA i w zasadzie mogłyby być to dowolne układy.
Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga dostosowania do konkretnego system operacyjnego (różnice w Api)?!?

dzięki z info i pozdro
Szyk Cech

Sebastian Biały
Guest

Sat Jun 24, 2017 5:13 pm   



On 6/24/2017 5:13 PM, szykcech_at_gmail.com wrote:
Quote:
Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera lub Xilinx lub jeszcze innej firmy)?

Ogólnie nie. Zazwyczaj tak.

Quote:
Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują schematy połączeń układów FPGA i w zasadzie mogłyby
być to dowolne układy.

Producent może nie chcieć dostarczyć narzedzia syntezy do jakiegoś
języka z sobie tylko znanych powodów. Lub może je kipesko wspierać.

Quote:
Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.

Świat EDA jest znacznie bardziej idiotyczny. Tu wszystko jest silnie
kompercyjne i pozamykane "w sobie".

Quote:
A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga dostosowania do konkretnego system operacyjnego (różnice w Api)?!?

Lenistwo, cele biznesowe, korporacyjność itp powody czasem powodują że
jakiegś narzedzia nie znajdziesz i nie istnoeje darmowa alternatywa.

w systemie siła 'POPIS/E
Guest

Sat Jun 24, 2017 5:13 pm   



i jeszcze zapytać można o możliwość kompilacji z narysowanego schematu?
czy np. Xilinx ISE, Altera max?

Guest

Sun Jun 25, 2017 1:49 am   



W dniu sobota, 24 czerwca 2017 17:13:01 UTC+2 użytkownik szyk...@gmail..com napisał:
Quote:
Witam

Jestem ignorantem w dziedzinie FPGA Smile Ale chcę to zmienić!

Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera lub Xilinx lub jeszcze innej firmy)?

Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują schematy połączeń układów FPGA i w zasadzie mogłyby być to dowolne układy.
Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga dostosowania do konkretnego system operacyjnego (różnice w Api)?!?


Możesz używać zarówno Veriloga jak i VHDL'a do implementacji logiki w układach FPGA Altera/Xilinx. Oczywiście wynik implementacji (kompilacji) będzie różny dla każdego z osobna, ale funkcjonalność kodu wynikowego będzie taka sama. To tak jakbyś kompilował ten sam kod źródłowy C na dwa różne procesory. Nie znaczy to jednak, że każdy kod który da się skompilować na pewną rodzinę układów FPGA np. Xilinxa, da się skompilować bez przeróbek na Alterę. Jeżeli opisujesz układ behawioralnie, to w zasadzie nie ma problemu z zamiennością kodu. Jeżeli jednak zastosujesz opis strukturalny, to mogą pojawić się problemy. Zarówno Xilinx jak i Altera dają w swoim środowisku projektowym generatory IP. Blok funkcjonalny wygenerowany przez takie narzędzie jest zbudowany z zasobów charakterystycznych dla danej rodziny i koniec. To tak jak wstawka assemblerowa w kod C, bądź kawałek jakiejś DLL'ki wstawionej w całościowy program w C. Jeżeli chodzi o system operacyjny bądź procesor komputera na jakim dokonujesz implementacji FPGA, to nie mają one absolutnie ŻADNEGO znaczenia.

elektroda.net NewsGroups Forum Index - Elektronika Polska - Czy mogę użyć dowolnego języka (Verilog lub Vhdl ) z dowolny

NOWY TEMAT

RTV map News map